Разработка арифметико-логического устройства

Содержание.docx

Техническое задание 3
Дробление команд на микрокоманды 4
Определение функциональных узлов6
Обоснование выбора элементной базы7
Последовательность выполнения микроопераций
и управляющих сигналов8
Разработка условно-графических изображений
функциональных узлов устройства 15
Приложение А. Схема электрическая структурная 18
Приложение Б. Схема электрическая функциональная 19
Приложение В. Схема электрическая принципиальная 20

Перечень элементов.dwg

ЦТРК.2018.031601 ПЭ3
логическое устройство
Микросхема КР153311А
Микросхема КР1533ИР27
Микросхема КР1533ИП3
Микросхема КР1533АП6

Спецификация.dwg

ЦТРК.2018.031601 ПЭ3
Теплотех.контр Умрихина
Предст.заказчика Шпаченко
Пояснительная записка
Графические документы
Схема электрическая структурная
Схема электрическая функциональная
Схема электрическая принципиальная

Пояснительная записка.docx

Каждую из заданных команд :
ADDPA1 P1PA1= PA1 +
AND PA1 P2PA1 = PA1 &
необходимо разбить на микрооперации.
Под каждую микрооперацию разработать функциональные узлы. Определить источники операндов аппаратуру преобразования операндов (сумматор устройства поразрядных операций преобразователи кодов) приемники результатов каналы передачи операндов между источниками приемниками и аппаратурой преобразования (шины передачи данных шинные демультиплексоры и мультиплексоры).
Определить и обосновать выбор элементной базы необходимой для реализации АЛУ в целом и отдельных функциональных узлов (рекомендуемая элементная база - серия интегральных микросхем 1533).
Составить перечень передач операндов между микросхемами для каждой микрооперации. Описать последовательность подачи сигналов на АЛУ требуемые для управления микросхемами при реализации микроопераций с указанием происходящих при этом изменений состояний микросхем.
Разработать графические изображения функциональных узлов (регистров сумматоров преобразователей информации шинных демультиплексоров и мультиплексоров).
Разработать структурную схему АЛУ.
Разработать функциональную схему АЛУ.
Разработать принципиальную схему АЛУ
Составить перечень элементов.
Дробление команд на микрокоманды
)Установить шинный формирователь ШФ1 в 3-е состояние.
)Установить мультиплексор М1 в 3-е состояние (отключить) а мультиплексор М2 установить в режим передачи данных в регистр Р2.
)Записать число в регистр Р2.
)Установить АЛУ в режим арифметических операций.
)Сложить в АЛУ содержимое регистров Р1 и Р2.
)Записать число в регистр РА1.
)Произвести вычитание в АЛУ числа содержащегося в регистре Р1 из числа содержащегося в регистре Р2.
)Обеспечить передачу данных из Р1 через АЛУ без изменения.
)Переслать число из регистра Р1 через АЛУ в РА1.
)Установить ШФ1 в режим прямой передачи данных.
)Переслать число из регистра РА1 через ШФ1 в ОЗУ.
)Переслать число из Р1 через АЛУ в РА1.
)Записать число в РА1.
)Установить АЛУ в режим логических операций.
)Произвести в АЛУ операцию логического умножения «и» с числами поступившими из регистров Р1 и Р2.
)Произвести в АЛУ операцию логического исключающего «или» с числами поступившими из регистров Р1 и Р2.
Определение функциональных узлов.
Для решения поставленной задачи необходимо включить в схему устройства следующие функциональные узлы:
)Мультиплексоры (4 шт) – для возможности переключения каналов передачи данных.
)Регистры с разрешением записи (3 шт) – для возможности хранить обрабатываемые данные.
)Арифметико-логическое устройство (2 шт) – для возможности выполнять логические и арифметические операции с данными.
)Шинный формирователь на (1 шт) – для возможности передачи данных в ОЗУ и обратно.
Обоснование выбора элементной базы.
Для реализации приведенных выше функциональных узлов устройства применяем микросхемы отечественного производства серии 1533.
)В качестве мультиплексора выбираем микросхему КР1533КП11А – 8-битный мультиплексор с 3-я состояниями. Так как мы работаем с 8-битными числами то эта микросхема вполне отвечает нашим требованиям а 3-состояние необходимо для того случая когда нужно чтобы через конкретный мультиплексор информация не проходила.
)В качестве регистра выбираем микросхему КР1533ИР27 – 8-битный регистр с разрешением записи. Так как нам нужно использовать просто запись в регистр без сдвигов в стороны младшего или старшего разрядов то данная микросхема удовлетворяет наши требования.
)В качестве шинного формирователя выбираем микросхему КР1533АП6 – 8-битный двунаправленный шинный драйвер имеющим три состояния. Данная микросхема необходима для возможности передачи данных в ОЗУ и обратно в разрабатываемое устройство. Возможность передачи данных в обе стороны и наличие 3-го состояния при котором передача данных не осуществляется удовлетворяет наши требования.
)В качестве арифметико-логического устройства выбираем микросхему КР1533ИП3 – данная микросхема может выполнять 16 двоичных логических и арифметических операций с 4-рязрядными числами. Имеет возможность выбора между логическими и арифметическими операциями. Для увеличения разрядности обрабатываемых чисел имеет возможность каскадного включения с использованием специального входа. Использования этой микросхемы позволит значительно уменьшить количество корпусов в разрабатываемом устройстве.
Последовательность выполнения микроопераций и управляющих сигналов.
ADD РА1 Р1РА1= РА1+Р1;
Исходные 8-битные числа записаны в регистрах РА1(D10) и Р1(D5) необходимо их суммировать и результат записать в регистр РА1(10).
Управляющие сигналы (Упр.):
)Переводим ШФ1(D9) в 3-е состояние обеспечив тем самым изоляцию от ОЗУ. Для этого на входы ШФ1(D9) (цепь «Упр.16») подаем высокий логический уровень «1».
)С выходов РА1(D10) (выходы 2 5 6 9 12 15 16 19) по шине возврата ШВ число (каждый бит числа передается с одного выхода) поступает на входы (3 6 10 13) мультиплексоров М1 М2 (D1-D4) (цепи 1* 2* 3* 4* 5* 6* 7* 8*). Устанавливаем мультиплексор М1(D1 D2) в 3-е состояние подав на его вход Е высокий логический уровень «1» (цепь «Упр. 1»). Подаем на вход Е мультиплексора М2(D3 D4) низкий логический уровень «0» (цепь «Упр. 3») тем самым установив его в режим передачи данных а на вход SE подаем высокий логический уровень «1» (цепь «Упр. 4») чем обеспечиваем передачу данных с выходов М2(D3 D4) (выходы 4 7 9 12) на входы Р2 (D6) (входы 3 4 7 8 13 14 17 18) (цепи 1 2 3 4 5 6 7 8).
)Подаем на вход регистра Р2 (D6) низкий логический уровень «0» (цепь «Упр. 8») этим мы разрешаем запись в регистр. Число с выходов мультиплексора М2(D3-D4) (выходы 4 7 9 12) записывается в регистр Р2(D6) по положительному фронту импульса «Упр.7» со входов Р2(D6) (входы 3 4 7 8 13 14 17 18). Затем на вход регистра Р2(D6) подаем высокий логический уровень «1» (цепь «Упр. 8») тем самым запрещаем дальнейшую запись в регистр. Таким образом информация хранящаяся в регистре не зависит от сигналов на входе.
)Имеем два числа в регистрах Р1(D5) и Р2(D6) так как нам надо их суммировать то подадим низкий логический уровень «0» на вход МО АЛУ (D7 D8) (цепь «Упр.14»). Таким образом мы перевели сумматор в режим арифметических операций.
Затем подаем следующие сигналы на входы АЛУ(D7 D8):
- «0» (Цепь «Упр.13»);
SE0 - «1» (Цепь «Упр.9»);
SE1 - «0» (Цепь «Упр.10»);
SE2 - «0» (Цепь «Упр.11»);
SE3 - «1» (Цепь «Упр.12»);
)С выходов Р1(D5) (выходы 2 5 6 9 12 15 16 19) по шине ШР1 число поступает на входы АЛУ (D7 D8) (входы 2 23 21 19) (цепи 1 2 3 4 5 6 7 8).
)С выходов Р2(D6) (выходы 2 5 6 9 12 15 16 19) по шине ШР2 число поступает на входы АЛУ (D11 D12) (входы 1 22 20 18) (цепи 1 2 3 4 5 6 7 8).
)В АЛУ (D7 D7) происходит сложение числа поступившего из регистра Р2(D6) и числа поступившего из регистра Р1(D5). Получившееся в результате сложения число поступает с выходов АЛУ(D7 D8) (выходы 9 10 11 13) по шине ШАЛУ на входы регистра РА1(D10) (входы 3 4 7 8 13 14 17 18) (цепи 1 2 3 4 5 6 7 8).
)Подаем на вход регистра РА1 (D10) низкий логический уровень «0» (цепь «Упр. 18»). Число записывается в регистр РА1(D10) по положительному фронту импульса «Упр.17» со входов РА1(D10) (входы 3 4 7 8 13 14 17 18). Затем на вход регистра РА1(D10) подаем высокий логический уровень «1» (цепь «Упр. 18») .
SUB Р1 Р2РА1=Р2 - Р1;
Исходные 8-битные числа записаны в регистрах Р1(D5) и Р2(D6) необходимо вычесть из числа содержащегося в регистре Р2(D6) число содержащееся в регистре Р1(D5) и результат записать в регистр РА1(17).
)Переводим ШФ1(D9) в 3-е состояние. Для этого на вход ШФ1(D9) (цепь «Упр.16») подаем высокий логический уровень «1».
)Имеем два числа в регистрах Р1(D5) и Р2(D6) так как нам надо вычесть из числа содержащегося в регистре Р2(D6) число содержащееся в регистре Р1(D5) то подадим низкий логический уровень «0» на вход МО АЛУ (D7 D8) (цепь «Упр.14»). Таким образом мы перевели АЛУ в режим арифметических операций.
- «1» (Цепь «Упр.13»);
SE0 - «0» (Цепь «Упр.9»);
SE1 - «1» (Цепь «Упр.10»);
SE2 - «1» (Цепь «Упр.11»);
SE3 - «0» (Цепь «Упр.12»);
)В АЛУ (D7 D8) происходит вычитание из числа поступившего из регистра Р2(D6) числа поступившего из регистра Р1(D5). Получившееся в результате вычитания число поступает с выходов АЛУ(D7 D8) (выходы 9 10 11 13) по шине ШАЛУ на входы регистра РА1(D10) (входы 3 4 7 8 13 14 17 18) (цепи 1 2 3 4 5 6 7 8).
-битное число содержащееся в регистре Р1 необходимо переслать память (ОЗУ).
)Имеем число в регистре Р1(D5) так как нам надо число содержащееся в регистре Р1(D5) передать в регистр РА1(D10) а оттуда в ОЗУ то подадим низкий логический уровень «0» на вход МО АЛУ (D7 D8) (цепь «Упр.14»). Таким образом мы перевели АЛУ в режим арифметических операций.
)С выходов Р1(D5) (выходы 2 5 6 9 12 15 16 19) по шине ШР1 число поступает на входы АЛУ(D7 D8) (входы 2 23 21 19) (цепи 1 2 3 4 5 6 7 8).
)В АЛУ (D7 D8) число поступившее из регистра Р1 не подвергается никаким изменения и с выходов АЛУ (9 10 11 13) по шине ШАЛУ поступает на входы регистра РА1(D10) (входы 3 4 7 8 13 14 17 18) (цепи 1 2 3 4 5 6 7 8).
)Устанавливаем мультиплексоры М1(D1 D2) и М2(D3 D4) в 3-е состояние подав на их входы Е высокий логический уровень «1» (цепь «Упр. 1» и «Упр. 3» соответственно).
)С выходов РА1 (D10) (выходы 2 5 6 9 12 15 16 19) число поступает на ШФ1 (D9) (входы 2 3 4 5 6 7 8 9).
)Устанавливаем ШФ1 в режим прямой передачи данных. Для этого подаем «0» на вход а на вход COD – «1». С выходов РА1(D10) (выходы 2 5 6 9 12 15 16 19) поступают на входы ШФ1 (D9) (входы 2 3 4 5 6 7 8 9) и с выходов ШФ1 (D9) (выходы 18 17 16 15 14 13 12 11) поступает в ОЗУ.
)После завершения передачи данных подаем «1» на вход ШФ1 (D9) переводя его в 3-е состояние и перекрывая связь с ОЗУ.
-битное число содержащееся в регистре Р1 необходимо переслать в регистр РА1.
)В АЛУ (D7 D8) число поступившее из регистра Р1 не подвергается никаким изменения и с выходов АЛУ (9 10 11 13) по шине ШАЛУ поступает на входы регистра РА1(D10) (входы 3 4 7 8 13 14 17 18) (цепи 1 2 3 4 5 6 7 8).
AND РА1 Р2РА1=РА1&Р2;
Исходные 8-битные числа записаны в регистрах РА1(D10) и Р2(D6) необходимо произвести с этими числами операцию логического умножения «и» и результат операции записать в регистр РА1(10).
)С выходов РА1(D10) (выходы 2 5 6 9 12 15 16 19) по шине возврата ШВ число поступает на входы (3 6 10 13) мультиплексоров М1 М2 (D1-D4) (цепи 1* 2* 3* 4* 5* 6* 7* 8*). Устанавливаем мультиплексор М2(D3 D4) в 3-е состояние подав на его вход Е высокий логический уровень «1» (цепь «Упр. 3»). Подаем на вход Е мультиплексора М1(D1 D2) «0» (цепь «Упр. 1») тем самым установив его в режим передачи данных а на вход SE подаем «1» (цепь «Упр. 2») чем обеспечиваем передачу данных с выходов М1(D1 D2) (выходы 4 7 9 12) на входы Р1 (D5) (входы 3 4 7 8 13 14 17 18) (цепи 1 2 3 4 5 6 7 8).
)Подаем на вход регистра Р1(D5) низкий логический уровень «0» (цепь «Упр. 6») этим мы разрешаем запись в регистр. Число с выходов мультиплексора М1(D1 D2) (выходы 4 7 9 12) записывается в регистр Р1(D5) по положительному фронту импульса «Упр.5» со входов Р1(D5) (входы 3 4 7 8 13 14 17 18). Затем на вход регистра Р1(D5) подаем высокий логический уровень «1» (цепь «Упр. 6»).
)Имеем два числа в регистрах Р1(D5) и Р2(D6) так как нам надо произвести с ними операцию логического умножения «и» то подадим высокий логический уровень «1» на вход МО АЛУ (D7 D8) (цепь «Упр.14»). Таким образом мы перевели АЛУ в режим логических операций.
)С выходов Р2(D6) (выходы 2 5 6 9 12 15 16 19) по шине ШР2 число поступает на входы АЛУ (D7 D8) (входы 1 22 20 18) (цепи 1 2 3 4 5 6 7 8).
)В АЛУ (D11 D12) происходит логическое умножение числа поступившего из регистра Р1(D5) и числа поступившего из регистра Р2(D6). Получившееся в результате операции логического умножени число поступает с выходов АЛУ(D11 D12) (выходы 9 10 11 13) по шине ШАЛУ на входы регистра РА1(D10) (входы 3 4 7 8 13 14 17 18) (цепи 1 2 3 4 5 6 7 8).
Исходные 8-битные числа записаны в регистрах Р1(D5) и Р2(D6) необходимо произвести с этими числами операцию логического исключающего «или» и результат операции записать в регистр РА1(10).
)Имеем два числа в регистрах Р1(D5) и Р2(D6) так как нам надо совершить операцию логического исключающего «или» над числами содержащимися в регистре Р1(D5) и регистре Р2(D6) то подадим высокий логический уровень «1» на вход МО АЛУ (D7 D8) (цепь «Упр.14»). Таким образом мы перевели АЛУ в режим логических операций.
)В АЛУ (D7 D8) происходит операция логического исключающего «или» над числами поступившими из регистра Р1(D5) и регистра Р2(D6). Получившееся в результате операции число поступает с выходов АЛУ(D7 D8) (выходы 9 10 11 13) по шине ШАЛУ на входы регистра РА1(D10) (входы 3 4 7 8 13 14 17 18) (цепи 1 2 3 4 5 6 7 8).
Разработка условно-графических изображений функциональных узлов устройства.
Рис. 1. Мультиплексор М2
Рис. 3. Шинный формирователь ШФ1
Рис. 4. Арифметико-логическое устройство

Схема АЛУ Э1.dwg

Схема АЛУ Э3.dwg

логическое устройство
ЦТРК.2018.031601 ПЭ3
Микросхема КР1533КП11А
Микросхема КР1533ИР27
Микросхема КР1533ИП3
Микросхема КР1533АП6

Титульный лист.doc

Факультет Информационной безопасности.
ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
ПО КУРСУ: “Вычислительная техника и информационные технологии”
НА ТЕМУ: “Разработка АЛУ”.
Сстудент группы ИРС-28
Доцент кафедры РЭС ЗиС: