Разработка микропроцессорной системы получения, обработки и отображения информации на основе микропроцессора КР580ИК80А

poyasnitelnaya z.docx

Микропроцессорная техника лежит в основе современного прогресса. Она обеспечивает: работу современных станков контроль технологических процессов на производстве с ее помощью проводятся сложные и трудоемкие расчеты что значительно ускоряет процессы конструирования разработки фундаментальные исследования. В настоящее время практически невозможно указать какую-то отрасль науки и производства в которой не использовались бы МП и микро ЭВМ.
Универсальность и гибкость МП как устройств с программным обеспечением наряду с высокой надежностью и дешевизной позволяет широко применять их в самых различных системах управления для замены аппаратной реализации функций управления контроля измерения и обработки данных.
Применение МП и микроЭВМ в системах управления промышленным оборудованием предполагает использование их для управления станками транспортировочными механизмами сварочными автоматами производственными линиями а также создания на их основе робототехнических комплексов гибких автоматизированных производств систем контроля и диагностики.
Целью данного курсового проекта является проектирование микропроцессорной системы на базе микропроцессора КР580ИК80А. Важным преимуществом микропроцессорных систем является их гибкость так как логика их функционирования определяется программой хранимой в ПЗУ. Благодаря этому возможно значительное изменение характеристик системы только за счёт замены программы в памяти что позволяет многократно сократить сроки разработки а также придает всей системе такие важные потребительские качества как расширенные функциональные возможности возможность модификации и адаптации под требуемое окружение.
Используемые микросхемы
Базовый комплект серии КР580: микропроцессор (МП) КР580ИК80А программируемый параллельный интерфейс (ППИ) КР580ВВ55 программируемый контроллер прерываний К580ВН59 генератор тактовых импульсов (ГТИ) КР580ГФ24 шинный формирователь (СКФ) КР580ВК28 буферные регистры К589ИР12.
МП КР580ИК80А выполняет основную вычислительную и управляющую нагрузку в контрольно-измерительных системах.
БИС ППИ КР580ВВ55 предназначена для организации вводавывода параллельной информации различного формата и реализации большинства известных протоколов обмена по параллельным каналам.
БИС К580ВН59 КПП представляет собой устройство реализующее до восьми уровней запросов на прерывание с возможностями программного маскирования и изменения дисциплины обслуживания.
ГТИ КР580ГФ24 обеспечивает синхронизацию микропроцессорных систем на основе комплекта КР580.
СКФ КР580ВК28 предназначен для фиксации слов состояния МП выработки системных управляющих сигналов буферизации шины данных МП и управления направлением передачи данных. Эту же функцию СКФ выполняет и в разрабатываемой схеме МПС.
Шинные формирователи К589ИР12 используются в системе в качестве буферного устройства на шине адреса и передает данные от микропроцессора к периферийным устройствам. Шинные формирователи в частности необходимы для усиления тока идущего от источника к приемнику информации.
ПЗУ К573РФ1 для размещения в них постоянно используемых управляющих программ.
ОЗУ МК4801Адля размещения оперативных данных.
Логические элементы для выработки управляющих сигналов.
Функциональное назначение микросхем
МП используется для выполнения программы находящейся в ПЗУ.
В МПС применяется два ППИ. Одна БИС ППИ используется для организации приема информации с АЦП и передачи полученной информации по шине данных на формирователь шины данных КР580ВК28 который осуществляет передачу информации далее на МП а также для подключения к внешним цифровым устройствам через разъем. Другая БИС ППИ используется для передачи информации поступившей на нее с шины данных на индикаторы.
КПП используется для прерывания процессов отображения и приема информации.
ГТИ формирует тактовые импульсы частотой 8 МГц и амплитудой до 5 В а так же некоторые управляющие сигналы для МПС.
Шинные формирователи К589ИР12 используются для буферизации шины адреса а так же для увеличения нагрузочной способности адресной шины. Подробнее их описания представлены ниже.
Таймер КР580ВИ53 используется для обеспечения задержки между поступлением детали на позицию измерения и началом измерения.
Описание микросхем разработанной микропроцессорной системы
Микросхема КР580ИК80А представляет собой параллельное центральное 8-разрядное процессорное устройство с фиксированной системой команд.
Интегральная схема (ИС) имеет раздельные 16-разрядный канал адреса и 8-разрядный канал данных. Канал адреса обеспечивает прямую адресацию внешней памяти объемом до 65536 байт 256 устройств ввода и 256 устройств вывода. 8-разрядное арифметико-логическое устройство (АЛУ) микропроцессора обеспечивает выполнение арифметических и логических операций над двоичными данными представленными в дополнительном коде а также обработку двоично-десятичных упакованных чисел.
Узел управления и синхронизации (УУС) предназначен для синхронизации и управления работой процессора.
RESET (установка) - перевод процессора в исходное состояние. Выполнение программы начинается с нулевого адреса;
SYNC - сигнал синхронизации определяющий начало каждого машинного цикла команды;
F1 F2 - входы двух неперекрывающихся последовательностей синхросигналов.
Рисунок 3.1.1 – Условное графическое обозначение КР580ИК80А
Управление ожиданием:
WAIT (ожидание) - сигнал что процессор ожидаеткогда внешнее устройство или память будут готовы к обмену;
RDY (готовность) - входной сигнал указывающий что внешнее устройство или готовы к обмену. Вместе с сигналом WAIT позволяет синхронизировать обмен с устройствами низкого быстродействия или организовать пошаговый командный режим работы (при отладке) и останов по требуемому адресу.
WR - выход сигнала низкого активного уровня указывающего что микропроцессор выдал данные на шину PD7 PD0. Используется для управления записью информации в па мять или во внешнее устройство
DBIN - сигнал разрешения приема информации на шину данных PD7 PD0 из памяти или внешних устройств.
Управление прерываниями:
INT - входной сигнал запроса прерывания работы процессора поступающий от внешних устройств;
INTE - выходной сигнал разрешения прерывания высокого уровня указывающий что процессор готов к обмену (может принять запрос прерывания). После перехода к обслуживанию прерывания на выходе устанавливается сигнал низкого уровня и запросы прерывания не воспринимаются.
Функциональное назначение
Выходы с высоко импедансным состоянием
Входы-выходы с высоко- импедансным состоянием
Признак начала машинного цикла
Подтверждение захвата
Запрос на прерывание
Разрешение прерывания
Управление прямым доступом к памяти (захватом):
HLD - входной сигнал запроса на захват шин PD7 PD0 PА15 PА0 со стороны внешних устройств. Процессор переходит в состояние "ЗАХВАТ" и системная шина может использоваться внешними устройствами;
HLDA - выходной сигнал подтверждения захвата шин. Является признаком допуска внешнего устройства к шинам данных и адреса системы.
2 Микросхема КР580ГФ24
Микросхема КР580ГФ24 — генератор тактовых сигналов фаз C1 С2 предназначен для синхронизации работы микропроцессора КР580ИК80А.
Генератор формирует: две фазы C1 С2 с положительными импульсами сдвинутыми во времени амплитудой 12 В и частотой 05—30 МГц; тактовые сигналы опорной частоты амплитудой напряжения уровня ТТЛ; стробирующий сигнал состояния STB длительностью не менее (Tоп9—15 не) где Топ — период тактовых сигналов опорной частоты; тактовые сигналы С синхронные с фазой С2 амплитудой напряжения уровня ТТЛ. Генератор синхронизирует сигналы RDYIN и RESJNс фазой С2.
Генератор тактовых сигналов состоит из генератора опорной частоты счетчика-делителя на 9 формирователя фаз CI C2 и логических схем. Для стабилизации тактовых сигналов опорной частоты ко входам XTAL1 и XTAL2 генератора подключают резонатор частота которого должна быть в 9 раз больше частоты выходных сигналов С1 С2. При частоте резонатора 18 МГц необходимо последовательно в цепи резонатора подсоединить конденсатор емкостью 3—18 пФ.
Рисунок 3.2.1 – Условное графическое обозначение КР580ГФ24
Вход TANK предназначен для подключения колебательного контура работающего на высших гармониках резонатора для стабилизации тактовых сигналов опорной частоты. Тактовые сигналы синхронные с сигналами опорной частоты с выхода OSC используют при необходимости в микропроцессорной системе или для одновременной синхронизации нескольких генераторов.
3 МикросхемаКР580ВК28
Микросхема КР580ВК28 - системный контроллер и буферный регистр данных применяются в микропроцессорных системах на базе микропроцессора КР580ВМ80А для формирования управляющих сигналов и как буферный регистр данных.
Системный контроллер формирует управляющие сигналы по сигналам состояния микропроцессора при обращении к ЗУ: ; при обращении к УВВ: и а также обеспечивает прием и передачу 8-разрядной информации между каналом данных микропроцессора по выводам D7—DO и системным каналом по выводам DB0-DB7.
Системный контроллер состоит из двунаправленной буферной схемы данных регистра состояния и дешифратора управляющих сигналов.
Восьмиразрядная параллельная трехстабильная буферная схема данных принимает информацию с канала данных микропроцессора по выводам D7—DO и передает в регистр состояния информацию состояния на системный канал данных по выводам DB7— DBO выдает данные в цикле записи по сигналу . В цикле чтения по сигналу RC буферная схема принимает данные с системного канала по выводам DB7 и DBO и передает по выводам D7—DO на канал данных микропроцессору. Регистр состояния по входному сигналу фиксирует информацию состояния микропроцессора в такте Т1 каждого машинного цикла микропроцессора.
Дешифратор управляющих сигналов формирует один из управляющих сигналов в каждом машинном цикле: при чтении ЗУ — при записи в ЗУ — при чтении из УВВ — при записи в УВВ — при подтверждении запроса прерывания — сигнал .
Рисунок 3.3.1 – Условное графическое обозначение КР580ВК28
Асинхронный сигнал управляет выдачей данных с буферной схемы и управляющих сигналов с дешифратора: при напряжении низкого уровня на входе буферная схема передает данные и формируется один из управляющих сигналов; при напряжении высокого уровня все выходы микросхемы переводятся в высокоомное состояние.
Напряжение высокого уровня на входе переводит выходы в пассивное состояние (напряжение высокого уровня) и блокирует передачу информации через буферную схему данных.
Таблица 3.3.1 – Назначение выводов КР580ВК28
Подключаются к выводам D0-D7 микропроцессора
Входы-выходы с высокоимпедансным состоянием
Подключаются к шине данных систем
Строб слова состояния микропроцессора
Cтроб шины данных при вводе
Запись во внешние устройства
Чтение внешних устройств
Подтверждение прерывания
Сигнал управления системной шиной
4 Микросхема К589ИР12
Микросхемы К589ИР12 представляют собой шинный формирователь и предназначены для управления магистралями (шинами) в цифровых вычислительных устройствах. Имеют в каждом канале 1 шину только для приема информации 1 шину только для выдачи информации.
Таблица 3.4 – Назначение выводов К589ИР12
Рисунок 3.4.1 – Условное графическое обозначение К589ИР12
Для управления режимом работы и направлением выдачи информации служит схема выполненная иа двухвходовых логических элементах. Формирователи обеспечивают передачу информации при наличии лог. 0 на входеCSвыборки кристалла. При наличии лог. 1 на входеCSформирователи находятся в выключенном состоянии и выходы имеют высокое сопротивление.
5 Запоминающее устройство с произвольной выборкой
Запоминающее устройство с произвольной выборкой MK4801A или оперативная память (от англ. RAM Random Access Memory – память с произвольным доступом) предназначено для оперативной записи хранения и считывания информации (программ и данных) непосредственно участвующей в информационно-вычислительном процессе выполняемом ПК в текущий период времени.
Рисунок 3.5.1 – Условное графическое обозначение MK4801A
MK4801А использует передовые технологии схемного дизайна Mostek что позволило расположить 8192 бита статической оперативной памяти на одном чипе. Микросхема отличается высоким быстродействием и малыми энергозатратами при работе что достигается благодаря передовым достижениям в разработке интегральных микросхем.
MK4801А превосходит другие микросхемы с организацией где требуется относительно маленький объем памяти и широкий формат слова. MK4801А предоставляет пользователю высокую экономичную N-MOS - структуру памяти с необходимыми исполнительскими характеристиками для современных микропроцессорных приложений.
MK4801А находится в режиме чтения когда вход WriteEnableControl (WE) находится на высоком уровне.
В режиме чтения MK4801A обеспечивает быстрый доступ к данным расположенных в статическом адресном пространстве от 8 по 8192 ячейку. Таким образом уникальный адрес указанный в 10 адресных входах (А) определяет получение доступа к 1из 1024 байту данных.
Переход на любой из 10 адресных входов будет отключать 8 выходов данных после tAZ. Действительные данные будут доступны с 8 – выхода данных вtAA после последнего входного стабильного сигнала на адрес при условии что CE и OE удовлетворяют времени доступа. Если время доступа CE или OE не выполняется доступ к данным будет измеряться от предельных параметров (tCEA или tOEA) вместо адреса. Состояние 8 данных вводавывода контролируются сигналами управления ChipEnable (CE) и Output Enable (OE).
MK4801А находится в режиме записи когда вход Write Enable Control (WE) и Chip Enable (CE) находятся на низком уровне.
Цикл записи инициируется импульсом низкого уровня на WE при условии что CE является также низким. Передний фронт импульса WE используется для фиксации состояния шины адреса.
В записи цикла последний фронт сигнала WE или CE будет определять начало циклов записи. В это время фиксируются адреса. Данные IN должны быть действительными TDSWот низкого до высокого перехода WE. Данные IN должны оставаться стабильными на TDHW после WE переходит в неактивное состояние. Письменный контроль MK4801A отключает данные из буфера в процессе записи цикла; однако OE должно быть использовано для отключения данных из буферов для предотвращения в шине столкновения между входными данными и данными которые должны выйти в процессе завершения цикла.
Таблица 3.5.1 - Таблица истинности управляющих сигналов MK4801A
6 Микросхема К573РФ1
ПЗУ постоянное запоминающее устройство или постоянная память (от англ. ROM ReadOnlyMemory – память только для чтения) служит для хранения неизменяемой (постоянной) программной и справочной информации.
Микросхема К573РФ1 представляет собой постоянное запоминающее устройство емкостью 8 кбит (1024x8) с ультрафиолетовым стиранием и электрической записью информации с длительным сроком хранения информации при включенном или отключенном напряжении питания.
Рисунок 3.6.1 – Условное графическое обозначение К573РФ1
Таблица 3.6.1 – Назначение выводов микросхемы К573РФ1
Вход выбора кристалла (лог. 1 – третье состояние на выходе)
Разрешение чтения (лог. 0 – выдача информации)
7 Микросхема КР580ВВ55
Микросхема КР580ВВ55 – программируемое устройство вводавывода параллельной информации применяемое в качестве элемента вводавывода общего назначения сопрягающего различные типы периферийных устройств с магистралью данных систем обработки информации.
Условное графическое обозначение проведено на рисунке 2.7.1.
Рисунок 3.7.1 – Условное графическое обозначение КР580ВВ55
Таблица 3.7.1 – Назначение выводов микросхемы КР580ВВ55
Выбор порта или регистра управляющего слова
8 МикросхемаКР580ВН59
Контроллер прерываний КР580ВН59представляет собой законченное устройство которое позволяет реализовать восьмиуровневую векторную систему прерываний с возможностью маскирования и динамического изменения дисциплины обслуживания.
Для перехода к подпрограммам обслуживания прерываний контроллер формирует и подает на шину данных микропроцессора код команды CALL. За счет каскадного включения БИС К580ВН59 число обслуживаемых уровней прерывания может быть увеличено до 64. Контроллер может использоваться как для организации обмена информацией в режиме прерывания так и для организации программно-управляемого обмена. В первом случае БИС ВН59 на приоритетной основе формирует запрос на прерывание для микропроцессора и адрес подпрограммы обслуживания. Во втором случае процессор считывает слово состояния контроллера и определят устройство с наивысшим приоритетом готовое к обмену.
Микросхема размещена в пластмассовом корпусе с 28 выводами и потребляет мощность 1 Вт при напряжении питания +5 В.
Рисунок 3.8.1 – Условное графическое обозначение К580ВН59
Контроллер позволяет реализовать простой приоритетный режим и режим циклического приоритета обслуживания прерываний. При реализации простого приоритетного режима всем восьми входам запросов на прерывание присваиваются фиксированные приоритеты причем наивысшие приоритет присваивается входу ЗП0 наименьший ЗП7. В режиме циклического приоритета после окончания обслуживания любого устройства приоритет входов контроллера циклически изменяется таким образом что устройству обслуженному последним присваивается низший приоритет. Кроме того в режиме циклического приоритета низший приоритет может быть присвоен любому входу запроса программным способом.
Запросы на прерывание от внешних устройств подаются на входы ЗП0 – ЗП7 и запоминаются в регистре запросов. В регистре состояния содержатся все запросы на прерывания обслуживаемые в данный момент. Регистр маски содержит единицы в разрядах соответствующих маскируемым в настоящий момент входам запросов. Установка в единицу того или иного разряда регистра маски блокирует передачу запроса на прерывание.
Запросы на прерывание по любому входу могут быть поданы в потенциальной или импульсной форме. Однако каждый последующий запрос на прерывание воспринимается контроллером только после выполнения подпрограммы обслуживания текущего запроса по данному входу и сброса соответствующего разряда регистра состояния что осуществляется специальной командой программным способом.
Сигналы управления контроллера прерыванийК580ВН59имеют следующее значение:
WR -запись в БИС управляющих слов;
RD - считывание из БИС содержимого внутренних регистров;
А0 - адресация регистров;
CS - выбор микросхемы;
IR0-IR7 - запросы на прерывание от внешних устройств;
INT - запрос на прерывание выдаваемый контроллером на микропроцессор;
INTA - разрешение прерывания. После поступления этого сигнала от микропроцессора контроллер осуществляет ввод в МП команду
SP - ведомый; сигнал управления каскадирования. Высокий уровень - если контроллер является ведущим низкий - ведомым;
D0-D7 - шина данных.
Программирование контроллера осуществляется двумя типами команд: командами инициализации и командами управления режимом. Ввод команд с контроллера прерываний осуществляется микропроцессором как правило командой OUT. Однако в системе может быть организовано обращение к контроллеру как к ячейкам ЗУ.
Команды инициализации подаются перед началом работы контроллера. Эти команды задают стартовые адреса подпрограмм обслуживания прерываний расстояниями между соседними стартовыми адресами и указывают если необходимо на наличие других контроллеров в системе.
Команды управления режимом (операциями) служат для оперативного изменения режимов обслуживания прерываний и могут подаваться в любое время в процессе работы контроллера.
Таблица 3.7.1 – Назначение выводов микросхемы К580ВН59
Выход с высокоимпедансным состоянием
9 Микросхема КР580ВИ53
Микросхема КР580ВИ53 – трехканальный программируемый таймер предназначенный для организации работы микропроцессорных систем в режиме реального времени. Микросхема формирует сигналы с различными временными параметрами. Каждый из каналов может работать в одном из шести режимов. Программирование режимов работы каналов осуществляется индивидуально и в произвольном порядке путем ввода управляющих слов в регистры режимов каналов а в счетчики – запрограммированного числа байтов.
Условное графическое обозначение проведено на рисунке 3.9.1.
Рисунок 3.9.1 – Условное графическое обозначение КР580ВИ53
Таблица 3.9.1 – Назначение выводов микросхемы КР580ВИ53
Выбор канала регистров управляющих слов
Синхровходы. На выводы 9 13 16 подаются синхроимпульсы подсчет которых выполняется
соответственно на счетчиках 0—2
Управляющие входы счетчиков
10 МикросхемаК514ИД4
Микросхема К155ИД7 представляет собой дешифратор возбуждения одноразрядного семисегментного жидкокристаллического индикатора (ЖКИ).Дешифратор состоит из семи узлов формирующих потенциальный управляющий сигнал для одного из сегментов индикатора.
Рисунок 3.10.1 – Условное графическое обозначение К155ИД7
Таблица 3.10 – Назначение выводов микросхемы К155ИД7
Таблица 3.10.1 – Таблица истинности работы дешифратора с отображением на семисегментных индикаторах
11 Микросхема AD7813
Микросхема AD7813 – представляет собой аналого-цифровой преобразователь (АЦП). АЦП являются устройствами которые принимают входные аналоговые сигналы и генерируют соответствующие им цифровые сигналы пригодные для обработки микропроцессорами и другими цифровыми устройствами.
Процедура аналого-цифрового преобразования непрерывных сигналов которую реализуют с помощью АЦП представляет собой преобразование непрерывной функции времени U(t) описывающей исходный сигнал в последовательность чисел U'(tj) j=012: отнесенных к некоторым фиксированным моментам времени. Эту процедуру можно разделить на две самостоятельные операции. Первая из них называется дискретизацией и состоит в преобразовании непрерывной функции времени U(t) в непрерывную последовательность U(tj). Вторая называется квантованием и состоит в преобразовании непрерывной последовательности в дискретную U'(tj).
Микросхема 10-разрядного быстродействующего функционально законченного АЦП последовательного приближения AD7813 (рисунок 14) предназначена для преобразования аналогового сигнала в двоичный параллельный цифровой код.
Микросхема рассчитана на преобразование однополярного входного напряжения в диапазоне от 0 до 3 В поданного на вход через внешний ОУ или УВХ при максимальной частоте преобразования 11 МГц для 10-разрядного режима и 133 МГц для 8-разрядного режима.
Рисунок3.11.1 – Микросхема AD7813
Нумерация и назначение выводов микросхемы: 1 – цифровой выход 1 (СР); 2–9 – цифровые выходы 2–9; 10 – цифровой выход 10 (МР); 11 – готовность данных 12 – напряжение источника питания UCC2 (цифровая часть); 13 – укороченный цикл 14 – общий (цифровая земля); 15 – напряжение источника питания UCC2 (аналоговая часть); 16 – коррекция СУ Е 17 – аналоговый вход 18 – внешний ИОН 19 – коррекция ОУ ИОН 20 – общий (аналоговая земля); 21 – напряжение источника питания 22 – запуск 23 – такт CLK: 24 – разрешение считывания ERD.
Подача переменного напряжения
Фронт преобразования
Описание системы управления
1 Описание работы системы управления
На главной процессорной плате находится ядро системы — МП который обрабатывает информацию. Генератор тактовых импульсов подключается к МП с целью синхронизации работы системы. К МП подключается буфер данных для увеличения нагрузочной способности шины данных. Так же напрямую к МП подключаются два шинных формирователя (многобуферные регистры) которые формируют шестнадцатиразрядную шину адреса. В свою очередь к шине адреса на процессорной плате подключается ОЗУ и ПЗУ. В ПЗУ находится информация необходимая при каждом запуске МП. Поэтому передача информации односторонняя от ПЗУ через шину данных на МП. ОЗУ служит для временного хранения информации. Отсюда следует что обмен информации двусторонний от МП через шину данных на ОЗУ и наоборот. Поэтому для управления процессом чтениезапись ОЗУ подключается к шине управления а режим работы определяет сигнал RW.
Для обмена информацией системы с внешними устройствами используются два параллельных интерфейса. Микросхемы ввода-вывода применяются для подключения к разнообразным периферийным устройствам (внешняя память принтер дисплей) линиям связи с другими микропроцессорными системами приборами и электрическому оборудованию в системах управления различным индикаторам и т.п.В нашем случае первый ППИ используются для системных нужд (порт B и C используется для подключения к АЦП и к Разъему). А второй ППИ используются для параллельного обмена с устройствами расширения (например семисегментные индикаторы) или управляющей ЭВМ (порт С подключен к разъему). Байт данных передается по шине данных а две подключенные к ППИ линии шины адреса (А0 и А1) - обеспечивают выборку между портом А В С и регистром управления микросхемы. Регистр управления применяется для выбора направлений портов т.е. программист должен поместить управляющий байт в регистр управления до инициирования передач байтов через порты.
На процессорной плате установлен также контроллер прерываний к которому подключены кнопки управления start stop resetandsetting.
Дешифраторы адреса памяти необходимы для разграничения адресного пространства между микросхемами памяти а дешифраторы внешних устройств — между периферийными устройствами. Сигналы выборки кристалла микросхемы формируют дешифраторы 3:8 что обеспечивает в системе одновременный выбор только одной микросхемы в одном из режимов (чтениезапись в память либо чтениезапись между периферийными устройствами).
Выборка микросхемы памяти происходит если активен один из сигналов MEMR или MEMW (сигналы управления режимом работы чтениязаписи с внешней памятью). Сигнал на шине адреса А15 разрешает работу дешифратораDD12 а линии А10-А12 определяют выбор микросхем.
Выборка микросхем периферийных устройств происходит если активен один из сигналов IOW или IOR (сигналы управления режимом работы чтениязаписи с периферийными устройствами). Сигнал на шине адреса А7 разрешает работу дешифратора DD13 а линии А2-А4 определяют выбор микросхем.
2 Расположение ПЗУ ОЗУ и УВВ в адресном пространстве
Память располагается в следующем порядке. Начальные адреса отведены под ПЗУ. Следом располагается ОЗУ.
Первый адрес ПЗУ складывается из 10 разрядов ША подключенной к БИС и 6 разрядов ША подключенной к дешифратору. Проделывая все вышесказанное для ОЗУ получим:
Начальный адрес ПЗУ в шестнадцатеричном коде 0000h
Последний адрес ПЗУ в шестнадцатеричном коде 03FFh
Расположение ОЗУ и ПЗУ в адресном пространстве представлено в таблице 4.2.1.
Таблица 4.2.1. Расположение ОЗУ и ПЗУ в адресном пространстве.
Расположение адресов устройств вводавывода в адресном пространстве представлено в таблице 4.2.2.
Таблица 4.2.2 - Расположение адресов устройств вводавывода в адресном пространстве.
3 Инициализация устройств
Фрагмент программы управления на языке Ассемблер
Mvнастройка ППИ(DD20) (записываем в аккумулятор 00000011b)
out 80h; выход из регистра управляющего словаПорт А – вывод Порт В – вывод Порт С - вывод
Mv настройка ППИ(DD19) (записываем в аккумулятор УС 00011111b)
out 83h;выход из регистра управляющего словаПорт А – вывод Порт В – ввод Порт С0-С3 – ввод Порт С4-С7 – вывод
запрещение прерываний
mvнастройка ПКП (записываем в аккумулятор УС 00010010b)
ввод из регистра управляющего слова
разрешение прерываний
mv записываем в аккумулятор УС 01100000
out 8Вh; выход из РУС
mv записываем в аккумулятор значение младших байтов (1000)
out 88h; выход из адреса программируемого счетчика
mv записываем в аккумулятор значение старших байтов (1100)
В процессе курсовой работы был составлен прототип микропроцессорной системы на основе 8 – разрядного микропроцессора содержащий устройства для получения обработки и отображения информации а именно: центральный микропроцессор; блок синхронизации; основная память; периферийные устройства:
БИС К580ВН59 ПКП представляет собой устройство реализующее до восьми уровней запросов на прерывание с возможностями программного маскирования и изменения дисциплины обслуживания.
ГТИ КР580ГФ24обеспечиваетсинхронизациюмикропроцессорных систем на основекомплекта КР580.
ОЗУ МК4801А для размещения оперативных данных.
Библиографический список
Хвощ С.Т. и др. Микропроцессоры и микро ЭВМ в системах автоматического управления; справочникС. Т. Хвощ Варлинский Е. А. Попов; под общей редакцией С. Т. Хвоща. – Л.: Машиностроение. Ленинградское отделение 1987.-640с.
Шило В. Л. Популярные цифровые микросхемы: справочник. – М.: Радио и связь 1989. – 352с.
Полупроводниковые приборы и микросхемы памяти ЦАП АЦП: Справочник – 2-е изд.Лебедев О. Н. МарцинкявичюсА-Й. К Багданские Э.-А. К. и др.; - М.: КубК-а 1996 –384с.: ил.
Интегральные микросхемы: СправочникТарабрин Б. В. Лунин Л. Ф. Смирнов Ю. Н. и др.; Под редакцией Тарабрина Б.В. – М.: Радио и связь 1984 – 528 с. ил.
Справочник по персональным ЭВМАлишов Н. И. Нестеренко Н. В. Новиков Б. В. и др.; Под редакцией Малиновского Б. Н. – К.: Техника 1990.- 384 с.

MP moya nov.cdw

Монтаж вести печатным способом.
Для подвода питания использовать марку провода МГТФ 025.
Плату промывать спиртом один раз в шесть месяцев.
Кнопки закрепить на панели управления.
Микропроцессорная система
управления станцией для контроля
наружного диаметра дорожки качения
Схема электрическая принципиальная

titulnik soderzhanie.docx

Министерство образования и наук Украины
Севастопольский национальный технический университет
По дисциплине: «Микропроцессоры и ЭВМ»
Тема: ”Разработка микропроцессорной системы получения обработки и отображения информации на основе микропроцессора КР580ИК80А ”
Используемые микросхемы .. ..4
Функциональное назначение микросхем 5
Описание микросхем разработанной микропроцессорной системы 6
1 Микропроцессор КР580ИК80А 7
2 Генератор тактовых сигналов КР580ГФ24 .8
3 Системный контроллер КР580ВК28 9
4 Микросхема К589ИР12 10
5 Запоминающее устройство с произвольной выборкой MK4801A .11
6 Постоянное запоминающее устройство К573РФ1 13
7 Устройство вводавывода КР580ВВ55 . 14
8 Контроллер приоритетных прерываний КР580ВН59 ..15
9 Таймер КР580ВИ53 .17
10 Дешифратор К514ИД4 ..18
11 Аналого-цифровой преобразователь AD7813 .19
Описание системы управления .21
1 Описание работы системы управления .21
2 Расположение ПЗУ ОЗУ и УВВ в адресном пространстве 22
3 Инициализация устройств 23
Библиографический список .. .. 26
Рисунок 3.5.1 – Условное графическое обозначение MK4801A
MK4801А использует передовые технологии схемного дизайна Mostek что позволило расположить 8192 бита статической оперативной памяти на одном чипе. Микросхема отличается высоким быстродействием и малыми энергозатратами при работе что достигается благодаря передовым достижениям в разработке интегральных микросхем.
MK4801А превосходит другие микросхемы с организацией где требуется относительно маленький объем памяти и широкий формат слова. MK4801А предоставляет пользователю высокую экономичную N-MOS - структуру памяти с необходимыми исполнительскими характеристиками для современных микропроцессорных приложений.
MK4801А находится в режиме чтения когда вход WriteEnableControl (WE) находится на высоком уровне.
В режиме чтения MK4801A обеспечивает быстрый доступ к данным расположенных в статическом адресном пространстве от 8 по 8192 ячейку. Таким образом уникальный адрес указанный в 10 адресных входах (А) определяет получение доступа к 1из 1024 байту данных.
Переход на любой из 10 адресных входов будет отключать 8 выходов данных после tAZ. Действительные данные будут доступны с 8 – выхода данных вtAA после последнего входного стабильного сигнала на адрес при условии что CE и OE удовлетворяют времени доступа. Если время доступа CE или OE не выполняется доступ к данным будет измеряться от предельных параметров (tCEA или tOEA) вместо адреса. Состояние 8 данных вводавывода контролируются сигналами управления ChipEnable (CE) и Output Enable (OE).
MK4801А находится в режиме записи когда вход Write Enable Control (WE) и Chip Enable (CE) находятся на низком уровне.
Цикл записи инициируется импульсом низкого уровня на WE при условии что CE является также низким. Передний фронт импульса WE используется для фиксации состояния шины адреса.
В записи цикла последний фронт сигнала WE или CE будет определять начало циклов записи. В это время фиксируются адреса. Данные IN должны быть действительными TDSWот низкого до высокого перехода WE. Данные IN должны оставаться стабильными на TDHW после WE переходит в неактивное состояние. Письменный контроль MK4801A отключает данные из буфера в процессе записи цикла; однако OE должно быть использовано для отключения данных из буферов для предотвращения в шине столкновения между входными данными и данными которые должны выйти в процессе завершения цикла.
Таблица 3.5.1 - Таблица истинности управляющих сигналов MK4801A
6 Микросхема К573РФ1
ПЗУ постоянное запоминающее устройство или постоянная память (от англ. ROM ReadOnlyMemory – память только для чтения) служит для хранения неизменяемой (постоянной) программной и справочной информации.
Микросхема К573РФ1 представляет собой постоянное запоминающее устройство емкостью 8 кбит (1024x8) с ультрафиолетовым стиранием и электрической записью информации с длительным сроком хранения информации при включенном или отключенном напряжении питания.
Рисунок 3.6.1 – Условное графическое обозначение К573РФ1
Таблица 3.6.1 – Назначение выводов микросхемы К573РФ1
Вход выбора кристалла (лог. 1 – третье состояние на выходе)
Разрешение чтения (лог. 0 – выдача информации)
7 Микросхема КР580ВВ55
Микросхема КР580ВВ55 – программируемое устройство вводавывода параллельной информации применяемое в качестве элемента вводавывода общего назначения сопрягающего различные типы периферийных устройств с магистралью данных систем обработки информации.
Условное графическое обозначение проведено на рисунке 2.7.1.
Рисунок 3.7.1 – Условное графическое обозначение КР580ВВ55
Таблица 3.7.1 – Назначение выводов микросхемы КР580ВВ55
Функциональное назначение
Входы-выходы с высокоимпедансным состоянием
Выбор порта или регистра управляющего слова
8 МикросхемаКР580ВН59
Контроллер прерываний КР580ВН59представляет собой законченное устройство которое позволяет реализовать восьмиуровневую векторную систему прерываний с возможностью маскирования и динамического изменения дисциплины обслуживания.
Для перехода к подпрограммам обслуживания прерываний контроллер формирует и подает на шину данных микропроцессора код команды CALL. За счет каскадного включения БИС К580ВН59 число обслуживаемых уровней прерывания может быть увеличено до 64. Контроллер может использоваться как для организации обмена информацией в режиме прерывания так и для организации программно-управляемого обмена. В первом случае БИС ВН59 на приоритетной основе формирует запрос на прерывание для микропроцессора и адрес подпрограммы обслуживания. Во втором случае процессор считывает слово состояния контроллера и определят устройство с наивысшим приоритетом готовое к обмену.
Микросхема размещена в пластмассовом корпусе с 28 выводами и потребляет мощность 1 Вт при напряжении питания +5 В.
Рисунок 3.8.1 – Условное графическое обозначение К580ВН59
Контроллер позволяет реализовать простой приоритетный режим и режим циклического приоритета обслуживания прерываний. При реализации простого приоритетного режима всем восьми входам запросов на прерывание присваиваются фиксированные приоритеты причем наивысшие приоритет присваивается входу ЗП0 наименьший ЗП7. В режиме циклического приоритета после окончания обслуживания любого устройства приоритет входов контроллера циклически изменяется таким образом что устройству обслуженному последним присваивается низший приоритет. Кроме того в режиме циклического приоритета низший приоритет может быть присвоен любому входу запроса программным способом.
Запросы на прерывание от внешних устройств подаются на входы ЗП0 – ЗП7 и запоминаются в регистре запросов. В регистре состояния содержатся все запросы на прерывания обслуживаемые в данный момент. Регистр маски содержит единицы в разрядах соответствующих маскируемым в настоящий момент входам запросов. Установка в единицу того или иного разряда регистра маски блокирует передачу запроса на прерывание.
Запросы на прерывание по любому входу могут быть поданы в потенциальной или импульсной форме. Однако каждый последующий запрос на прерывание воспринимается контроллером только после выполнения подпрограммы обслуживания текущего запроса по данному входу и сброса соответствующего разряда регистра состояния что осуществляется специальной командой программным способом.
Сигналы управления контроллера прерыванийК580ВН59имеют следующее значение:
WR -запись в БИС управляющих слов;
RD - считывание из БИС содержимого внутренних регистров;
А0 - адресация регистров;
CS - выбор микросхемы;
IR0-IR7 - запросы на прерывание от внешних устройств;
INT - запрос на прерывание выдаваемый контроллером на микропроцессор;
INTA - разрешение прерывания. После поступления этого сигнала от микропроцессора контроллер осуществляет ввод в МП команду
SP - ведомый; сигнал управления каскадирования. Высокий уровень - если контроллер является ведущим низкий - ведомым;
D0-D7 - шина данных.
Программирование контроллера осуществляется двумя типами команд: командами инициализации и командами управления режимом. Ввод команд с контроллера прерываний осуществляется микропроцессором как правило командой OUT. Однако в системе может быть организовано обращение к контроллеру как к ячейкам ЗУ.
Команды инициализации подаются перед началом работы контроллера. Эти команды задают стартовые адреса подпрограмм обслуживания прерываний расстояниями между соседними стартовыми адресами и указывают если необходимо на наличие других контроллеров в системе.
Команды управления режимом (операциями) служат для оперативного изменения режимов обслуживания прерываний и могут подаваться в любое время в процессе работы контроллера.
Таблица 3.7.1 – Назначение выводов микросхемы К580ВН59
Выход с высокоимпедансным состоянием
Разрешение прерывания
9 Микросхема КР580ВИ53
Микросхема КР580ВИ53 – трехканальный программируемый таймер предназначенный для организации работы микропроцессорных систем в режиме реального времени. Микросхема формирует сигналы с различными временными параметрами. Каждый из каналов может работать в одном из шести режимов. Программирование режимов работы каналов осуществляется индивидуально и в произвольном порядке путем ввода управляющих слов в регистры режимов каналов а в счетчики – запрограммированного числа байтов.
Условное графическое обозначение проведено на рисунке 3.9.1.
Рисунок 3.9.1 – Условное графическое обозначение КР580ВИ53
Таблица 3.9.1 – Назначение выводов микросхемы КР580ВИ53
Выбор канала регистров управляющих слов
Синхровходы. На выводы 9 13 16 подаются синхроимпульсы подсчет которых выполняется
соответственно на счетчиках 0—2
Управляющие входы счетчиков
10 МикросхемаК514ИД4
Микросхема К155ИД7 представляет собой дешифратор возбуждения одноразрядного семисегментного жидкокристаллического индикатора (ЖКИ).Дешифратор состоит из семи узлов формирующих потенциальный управляющий сигнал для одного из сегментов индикатора.
Рисунок 3.10.1 – Условное графическое обозначение К155ИД7
Таблица 3.10 – Назначение выводов микросхемы К155ИД7
Таблица 3.10.1 – Таблица истинности работы дешифратора с отображением на семисегментных индикаторах
11 Микросхема AD7813
Микросхема AD7813 – представляет собой аналого-цифровой преобразователь (АЦП). АЦП являются устройствами которые принимают входные аналоговые сигналы и генерируют соответствующие им цифровые сигналы пригодные для обработки микропроцессорами и другими цифровыми устройствами.
Процедура аналого-цифрового преобразования непрерывных сигналов которую реализуют с помощью АЦП представляет собой преобразование непрерывной функции времени U(t) описывающей исходный сигнал в последовательность чисел U'(tj) j=012: отнесенных к некоторым фиксированным моментам времени. Эту процедуру можно разделить на две самостоятельные операции. Первая из них называется дискретизацией и состоит в преобразовании непрерывной функции времени U(t) в непрерывную последовательность U(tj). Вторая называется квантованием и состоит в преобразовании непрерывной последовательности в дискретную U'(tj).
Микросхема 10-разрядного быстродействующего функционально законченного АЦП последовательного приближения AD7813 (рисунок 14) предназначена для преобразования аналогового сигнала в двоичный параллельный цифровой код.
Микросхема рассчитана на преобразование однополярного входного напряжения в диапазоне от 0 до 3 В поданного на вход через внешний ОУ или УВХ при максимальной частоте преобразования 11 МГц для 10-разрядного режима и 133 МГц для 8-разрядного режима.
Рисунок3.11.1 – Микросхема AD7813
Нумерация и назначение выводов микросхемы: 1 – цифровой выход 1 (СР); 2–9 – цифровые выходы 2–9; 10 – цифровой выход 10 (МР); 11 – готовность данных 12 – напряжение источника питания UCC2 (цифровая часть); 13 – укороченный цикл 14 – общий (цифровая земля); 15 – напряжение источника питания UCC2 (аналоговая часть); 16 – коррекция СУ Е 17 – аналоговый вход 18 – внешний ИОН 19 – коррекция ОУ ИОН 20 – общий (аналоговая земля); 21 – напряжение источника питания 22 – запуск 23 – такт CLK: 24 – разрешение считывания ERD.
Подача переменного напряжения
Фронт преобразования
2 Расположение ПЗУ ОЗУ и УВВ в адресном пространстве
Память располагается в следующем порядке. Начальные адреса отведены под ПЗУ. Следом располагается ОЗУ.
Первый адрес ПЗУ складывается из 10 разрядов ША подключенной к БИС и 6 разрядов ША подключенной к дешифратору. Проделывая все вышесказанное для ОЗУ получим:
Начальный адрес ПЗУ в шестнадцатеричном коде 0000h
Последний адрес ПЗУ в шестнадцатеричном коде 03FFh
Расположение ОЗУ и ПЗУ в адресном пространстве представлено в таблице 4.2.1.
Таблица 4.2.1. Расположение ОЗУ и ПЗУ в адресном пространстве.
Расположение адресов устройств вводавывода в адресном пространстве представлено в таблице 4.2.2.
Таблица 4.2.2 - Расположение адресов устройств вводавывода в адресном пространстве.
3 Инициализация устройств
Фрагмент программы управления на языке Ассемблер
Mvнастройка ППИ(DD20) (записываем в аккумулятор 00000011b)
out 80h; выход из регистра управляющего словаПорт А – вывод Порт В – вывод Порт С - вывод
Mv настройка ППИ(DD19) (записываем в аккумулятор УС 00011111b)
out 83h;выход из регистра управляющего словаПорт А – вывод Порт В – ввод Порт С0-С3 – ввод Порт С4-С7 – вывод
запрещение прерываний
mvнастройка ПКП (записываем в аккумулятор УС 00010010b)
ввод из регистра управляющего слова
разрешение прерываний
mv записываем в аккумулятор УС 01100000
out 8Вh; выход из РУС
mv записываем в аккумулятор значение младших байтов (1000)
out 88h; выход из адреса программируемого счетчика
mv записываем в аккумулятор значение старших байтов (1100)