Организация микропроцессорной системы на микропроцессорном комплекте КР580

чертеж v13.cdw

Микропроцессорная система
на базе комплекта КР580
Схема электрическая принципиальная

Перечень элементов.doc

Поз. Наименование КолПримечание
DD1 КР580ГФ24 БКО 348.322-05 ТУ 1
DD2 КР580ВМ80А БКО 348.745-38 ТУ 1
DD3 К55РТ4 БКО 348.289-05 ТУ 1
*) КР580ИР82 БКО 348.265-38 ТУ 3 *) DD4 DD5 DD16
DD6 КР580ВК38 БКО 347.281-02 ТУ 1
DD7 КР580ВВ55 БКО 348.461-34 ТУ 1
*) К555ЛН1 БКО 348.281-01 ТУ 3 *) DD8.1 .. DD8.6
*) К555ЛА2 БКО 348.289-01 ТУ 3 *) DD9 DD11
*) К537РУ10 2 *) DD10 DD13
DD12 КР580ВТ57 БКО.348.942-19 ТУ 1
DD15 K555ЛE7 БКО 348.289-01 ТУ 1
*) KM588PP3 2 *) DD17 DD22
DD19 К555ЛА4 БКО 348.289-01 ТУ 1
*) K555ЛА3 1 *) DD20.1 ..
DD23 КР580ВН59 БКО 348.246-11 ТУ 1
Резисторы ОЖО.467.081 ТУ
R1 R2 С2-23-0125-100кОм [pic]10% 2
С1 К10-22-5 пФ ± 20% 1
С2 К50-10-68 мкФ ± 20% 1
LED1 Семисегментный индикатор на 4 входа 1
ZQ1 Кварцевый резонатор 1
ТКАС.467440.001.ПЭЗ
Разраб. Лапышев 14.0Микропроцессорная система на Листов
базе комплекта КР580
ТКАС.467440.001. Лист
ИзмЛист№ докум. Подп.Дата

PZ (Восстановлен).doc

Министерство образования нижегородской области
Государственное бюджетное образовательное учреждение
среднего профессионального образования
НИЖЕГОРОДСКИЙ РАДИОТЕХНИЧЕСКИЙ КОЛЛЕДЖ
Дисциплина: «Микропроцессоры и микропроцессорные устройства».
Специальность: Автоматизированные системы обработки информации и
Тема: «Организация микропроцессорной системы на микропроцессорном
комплекте КР580 (МПК КР580)».
Студент группы 3 АС-10-1 преподаватель
Лапышев Д.К. Малафеева Н.Б.
Пояснительная записка
Анализ проектируемой системы. Разработка схемы электрической
Разработка аппаратных средств МПС
1 Блок центрального процессора 7
1.1 БИС ЦПУ КР580ВМ80А 7
1.2 БИС системного контроллера КР580ВК38
1.3 БИС буферных регистров КР580ИР82
1.4 БИС тактового генератора КР580ГФ24
2.1.1 Определение характеристик ИМС ОЗУ по условному графическому
обозначению (УГО) .12
2.1.2 Расчёт модуля ОЗУ. Определение количества ИМС ОЗУ в модуле.
2.1.3 Разработка функциональной схемы формирования сигнала CS выбора
2.1.4 Выбор ИМС логических элементов.
2.2.1 Определение характеристик ИМС ПЗУ по условному графическому
обозначению (УГО) 16
2.2.2 Расчёт модуля ПЗУ. Определение количества ИМС ПЗУ в модуле.
2.2.3 Разработка функциональной схемы формирования сигнала CS выбора
2.2.4 Выбор ИМС логических элементов.
3 Интерфейсный модуль 20
3.1 Организация параллельного ввода-вывода информации
3.2 Организация режима прямого доступа к памяти
3.3 Организация режима прерываний
3.4 Логика выбора периферийных БИС
Разработка программных средств МПС
1 Постановка и формулировка задачи инициализации интерфейсного модуля
1.1 Инициализация КР580ВВ55 (ППИ)
1.1 Инициализация КР580ВТ57 (КПДП)
1.1 Инициализация КР580ВН59 (ПКП)
2 Блок-схема алгоритма программы инициализации интерфейсного модуля
3 Разработка программы на языке ассемблер
Графическая часть курсового проекта
1 Схема структурная МПС (формат А4 или А3)
2 Схема электрическая принципиальная МПС с перечнем элементов (
2 Блок-схема алгоритма программы (плакат)
Целью моего курсового проекта является организация
микропроцессорной системы на базе микропроцессора КР580ВМ80А.
Структура КР580ВМ80А принципы его работы система команд в
определенной степени являются универсальными и отражают общие принципы
функционирования микропроцессоров.
Микропроцессор КР580ВМ80А является главным компонентом
микропроцессорной системы организованной на микропроцессорном
БИС КР580ВМ80А - это однокристальный 8-разрядный микропроцессор с
-разрядной шиной адреса разработан в 1974 году..
Микропроцессор КР580ВМ80А можно классифицировать по следующим
МПК КР580 выполнен по n-МДП и ТТЛШ- технологиям.
По назначению - универсальный микропроцессор т.е. может быть
использован в различных видах вычислительной техники и цифровой
По разрядности данных - 8-ми разрядный микропроцессор;
По виду обрабатываемой информации - цифровой микропроцессор т.е.
прием обработка и выдача информации ведутся в цифровой форме;
По типу архитектуры - однокристальный микропроцессор т.е.
программно управляемое устройство с фиксированной системой команд
осуществляющее процесс обработки цифровой информации с фиксированной
разрядностью и управления им построенное на одной интегральной
микросхеме. Для расширения функциональных возможностей
однокристального микропроцессора его дополняют другими типами
микросхем. Однокристальный микропроцессор является ядром МПК;
Однокристальный микропроцессор - это программно-управляемое устройство
с фиксированной системой команд осуществляющее процесс обработки
цифровой информации с фиксированной разрядностью и управления им
построенное на одной ИМС.
Для организации микропроцессорной системы необходимо решить
Синхронизация системы с помощью тактового генератора КР580ГФ24.
Буферизация ША МП А15-А0 с помощью буферного регистра КР580ИР82
(2шт). Каждый вывод ША и ШД МП может быть нагружен только на 1 ТТЛ вход
поэтому для увеличения нагрузочной способности этих выводов к ним
подключают специальные схемы и этот процесс называется буферизацией.
Буферизация ШД МП D7-D0 с помощью системного контроллера КР580ВК38
Формирование системных управляющих сигналов с помощью БИС системного
контроллера КР580ВК38
Организация интерфейса с основной памятью.
Организации интерфейса с УВВ
По заданию требуется организовать микропроцессорную систему на базе
микропроцессора КР580ВМ580А со следующими исходными данными:
Объем памяти всего 14 Кбайт.
Объем памяти ОЗУ 4 Кбайта страницы с 10 по 13. Микросхемы типа
Объем памяти ПЗУ 10 Кбайт страницы со 46 по 53 и 01 страница.
Микросхемы типа КМ558РР3.
Модуль памяти подключается ко всем шинам МПС используя логические
Для организации параллельного вводавывода информации от дисковода
семисегментного индикатора на 4 входа и используем БИС параллельного
программного интерфейса ППИ-КР580ВВ55.
Режим прямого доступа к памяти (ПДП) реализован с помощью БИС
Рисунок 1- схема электрическая структурная МПС
1 Блок центрального процессора
Блок центрального процессора состоит из: БИС тактового генератора
КР580ГФ24 БИС ЦПУ КР580ВМ80А БИС системного контроллера КР580ВК38 БИС
буферных регистров КР580ИР82.
Блок центрального процессора осуществляет следующие функции:
Синхронизация роботы всех блоков системы
Формирование системной шины адреса—16 бит (А0-А15) и шины данных (D0-
Формирование 15 разрядной шины управления в нее входят следующие
От тактового генератора КР580ГФ24У:
RESET C C1 C2 READY.
WAYT HOLD HLDA INTE INT.
От системного контроллера КР580ВК38:
1.1 БИС ЦПУ КР580ВМ80А
Микропроцессор – программно управляемое устройство выполненное по
технологии БИС или СБИС выполняющее две основных функции: обработка
информации и управление этой обработкой.
Микросхема КР580ВМ80А представляет собой однокристальный
восьмиразрядный микропроцессор с фиксированной системой команд.
Предназначен для применения в устройствах обработки данных и схемах
управления в качестве центрального процессорного элемента. Микропроцессор
конструктивно помещен в пластиковый корпус с 40 выводами. Он имеет
раздельные шестнадцатиразрядную шину адреса и восьмиразрядную шину данных.
Шина адреса обеспечивает прямую адресацию внешней памяти объемом до 65536
байт 256 устройств ввода и 256 устройств вывода.
Основные технические характеристики:
- Разрядность – 8 бит
- Разрядность ША – 16 бит
- Разрядность ШД – 8 бит
- Адресуемая память – 64 Кб
- Количество РОН – 6 восьмиразрядных
- Быстродействие – 625000 оперсек.;
- Тактовая частота – 2–25 МГц
- Технология изготовления – 6 микрон
- Напряжение питания: +5В –5В +12В.
Таблица 1 – назначение выводов КР580ВМ80А
Рисунок 2 – УГО ИМС КР580ВМ80А
Таблица 2 – Назначение выводов КР580ВК38
Микросхема КР580ВК38 выполняет функцию системного контроллера и
шинного формирователя осуществляет формирование управляющих сигналов
обращения к ОЗУ или к устройствам вводавывода (УВВ) и обеспечивает прием
и передачу 8-разрядной информации между шиной данных микропроцессора и
Формирование сигналов [pic] [pic] в данной микросхеме происходит
относительно сигнала [pic] (Строб состояния) что позволяет при
применении в микропроцессорной системе микросхемы КР580ВК38 использовать
ЗУ и УВВ с более широким диапазоном быстродействия. Двунаправленный
шинный формирователь осуществляет буферирование 8-разрядной шины данных и
автоматический контроль направления передачи данных.
Подключение системного контроллера к шине данных микропроцессора
осуществляется с помощью двунаправленных выводов.
1.3 Буферные регистры КР580ИР82
Таблица 3 – Назначение выводов КР580ИР82
Рисунок 4 – УГО ИМС КР580ИР82
Микросхема 8-разрядного адресного регистра предназначенная для
связи микропроцессора с системной шиной; обладает повышенной нагрузочной
способностью. Микросхема КР580ИР82 - восьмиразрядный D-регистр с
защелкой" без инверсии и с тремя состояниями на выходе.
Микросхема состоит из восьми одинаковых функциональных блоков и
В зависимости от состояния сигнала строба STB микросхемы могут
работать в двух режимах: в режиме шинного формирователя или в режиме
хранения. При высоком уровне сигнала STB и низком сигнале ОЕ микросхема
работает в режиме шинного формирователя: информация.
1.4 Генератор тактовых импульсов КР580ГФ24
Таблица 4 – назначение выводов КР580ГФ24
Рисунок 5 – УГО ИМС КР580ГФ24
Микросхема КР580ГФ24 представляет собой генератор тактовых импульсов
(ГТИ) предназначенный для совместной работы с ЦПУ KP580BM80A. Генератор
формирует: высокоуровневые тактовые сигналы С1 и С2 с несовпадающими
фазами; они управляют МОП-входами микропроцессора КР580ВМ80А.сигнал STB
(Строб состояния) который поступая на системный контроллер фиксирует
состояние шины данных микропроцессора; сигнал RESET (Установка).
Генератор опорной частоты при подключении к выводам XTAL1 и XTAL2
кварцевого резонатора обеспечивает высокую стабильность частоты
определяемую основной частотой возбуждения кварцевого резонатора.
Выход генератора опорной частоты выведен на внешний вывод OSC и
соединен внутри микросхемы со счетчиком-делителем входящим в состав
тактового генератора.
Память предназначена для хранения и обмена программ и обрабатываемых
Максимальный объем адресуемой памяти в МПС на базе МПК КР580ВМ80А
равен 64 кбайт. Память делится на страницы объемом 1 кбайт.
Размер оперативной памяти (ОЗУ) в разрабатываемой микропроцессорной
системе – 4 килобайта страницы с 10 по 13. Для реализации оперативной
памяти в соответствии с заданием использую интегральную микросхему
К537РУ10 объемом 8 килобайт. Размер постоянной памяти (ПЗУ) в
разрабатываемой микропроцессорной системе = 10 килобайт страницы со 46
по 53 и 01 страница. Для реализации ПЗУ использую интегральную
микросхему КМ558РР3 объемом 8 килобайт.
ОЗУ большой емкости строятся на основе модуля памяти организованного
множеством ИМС. Самый распространенный способ - страничный способ. Его
особенности: все ОЗУ разбиваются на страницы входы CS одной страницы
объединяются. На них подается сигнал с выхода дешифратора выбора
Оперативное запоминающее устройство (ОЗУ) – это энергозависимая
память для кратковременного хранения информации программ и данных.
ОЗУ – основная память в которой хранятся программы и обрабатываемые
данные по которым работает МП. Для организации модуля ОЗУ используются
ИМС серии К537 – К537РУ10.
Требуется организовать память объемом 4 килобайта страницы с 10 по
Таблица 5 – Назначение выводов К537РУ10
Обозначение Назначение
DIO0-DIO7 Шина данных
WRRD Разрешение чтения записи
CEO Разрешение по выходу
СS Выбор микросхемы
Рисунок 6 – УГО ИМС К537РУ10
Технические характеристики
Информационная ёмкость: 211*8=16384 бит;
Время выборки адреса: 20 нс;
Диапазон рабочих температур 10 + 70С
Потребляемая мощность . 28 мВт;
Совместимость по входу и выходу с TTL и КМОП схемами.
Количество страниц ОЗУ: необходимо организовать страницы 10 и 13 – 4
Всего микросхем в модуле =2 шт.
Таблица 6 – Организация страниц ОЗУ с 10 по 13:
D00-D07 Шина данных
СEO Разрешение по выходу
Upr Напряжение программирования
PGM Сигнал проверки
Рисунок 10 - УГО ИМС КМ558РР3.
Таблица 8 – Организация страниц 01 и с 46 по 53.
Технические характеристики:
Напряжение питания В - 5±10%;
Потребляемая мощность мВт – 2;
Время задержки сигнала нс. – 10;
Диапазон допустимой температуры от – 10 ° С до + 70 ° С.
Рисунок 14 - УГО ИМС К555ЛА4
Рисунок 15 - УГО ИМС К555ЛЕ7 Рисунок 16 - УГО ИМС К555ЛА3
3 Интерфейсный модуль
Интерфейсный модуль строится на базе микропроцессорного комплекта
МПК БИС используется для сопряжения устройств ввода.вывода с
микропроцессорной системой и для реализации различных видов обмена с
устройствами вводавывода.
В состав интерфейсного модуля входят следующие БИС МПК КР580 которые
называются интерфейсными БИС:
- организация режима ПДП – БИС КР580ВТ57 (КПДП);
- организация режима прерывания – БИС КР580ВН59 (ПКП);
- Организация параллельного вводавывода информации – БИС КР580ВВ55
- Выбор периферийных БИС производится с помощью ИМС ПЗУ КМ558РР3.
3.1 Организация параллельного обмена информации
A0 A1 Младшие байты ШA
CS Выбор микросхемы
Таблица 9 - Назначение выводов КР580ВВ55.
Рисунок 17 – УГО ИМС КР580ВВ55
БИС КР580ВВ55 – параллельный программируемый интерфейс (ППИ).
Предназначен для организации параллельного вводавывода информации между
Микросхема имеет 3 8-разрядных канала (порта): канал А канал Б канал
С к которым подключаются ПФУ ( допускается деление канала С на 2 четырех
разрядных канала). Обмен информацией может происходить в трех режимах:
Синхронная программно управляемая передача данных через 3 независимых 8-
разрядных канала или 4-разрядных канала.
Асинхронная однонаправленная передача данных через два канала (А и Б)
под контролем сигналов управления (сигналов квитирования передаваемых
Двунаправленная асинхронная передача данных только через канал А под
управлением 5 сигналов квитирования передаваемых по каналу С; одновременно
канал Б может работать либо в «0» либо «1» режиме.
По заданию в разрабатываемой МПС необходимо произвести подключение
дисковода к каналу А семисегментного индикатора на 4 входа к каналу В.
Исходя из этих условий настраиваем канал А в 2 режим работы канал В – 0
Рисунок 18 – Организация подключения дисковода семисегментного индикатора
3.2 Организация прямого доступа к памяти.
Таблица 10- Назначение выводов КР580ВТ57.
MEMW запись в память
AEN разрешение адреса
IOR сигнал чтения УВВ
RESET по этому сигналу обнуляется
содержимое программно
доступных регистров
READY сигнал готовности
CLK сигнал синхронизации
DRQ0-DRQ3 запросы на ПДП
DACK0-DACK3 подтверждение ПДП
CS выбор микросхемы
М128 указывает что текущий цикл
ПДП - 128-ой или кратный 128
HLDA Сигнал подтверждения захвата
Рисунок 19 – УГО ИМС КР580ВТ57
Интерфейсная БИС КР580ВТ57 предназначена для организации
высокоскоростного обмена данными между УВВ и памятью в МПС без участия МП
представляет собой программируемый контроллер прямого доступа в память
(ПДП). ПДП является самым скоростным и наиболее приоритетным обменом
данными в МПС между УВВ и памятью и применяется при передаче больших блоков
При работе МПС в режиме ПДП МП отключается от системы и управление
системой берёт на себя контроллер ПДП.
Контроллер ПДП обеспечивает:
) независимый обмен с УВВ в режиме прямого доступа к памяти;
) восприятия от УВВ сигналов запроса на ПДП;
) определение приоритетного УВВ;
) перевод МП в режим захвата;
) выдачу на УВВ и в память сигналов обмена и синхросигналов;
) управление шинами адреса и всей МПС.
Принимаемые в процессе обмена от УВВ данные записываются в ячейки
памяти в порядке возрастания их адресов минуя контроллер. Начальный адрес
может быть произвольным и помещается в регистр адреса БИС КР580ВТ57.
Таблица 11 - Назначение выводов КР580ВН59.
IRQ0-IRQ7 входные сигналы запроса
CAS0- CAS2 Локальная шина ПКП
RD Чтение содержимого регистров
WR Запись управляющего слова в
регистр режима запись
INTA Подтверждение прерывания
A0 Младший адрес ШД
INT Запрос прерывания к МП
SP Выбор ведущего ПКП
Рисунок 20 – УГО ИМС КР580ВН59
БИС КР580ВН59 - программируемый контроллер прерывания. Предназначен для
организации режима приоритетных прерывания от 8 УВВ с возможностью
увеличения количества прерывания до 64 (при каскадном включении
нескольких БИС ПКП).
Режим прерывания - это такой режим МП при котором он прерывает
выполнение основной программы и по запросу УВВ переходит на выполнение
прерывающей подпрограммы (драйвера УВВ). После окончания обслуживания
прерывания МП переходит к выполнению основной программы.
Приоритетное прерывание - каждому УВВ назначается свой приоритет в
соответствии с которым оно обслуживается.
УВВ подключаются к входам ПКП IRQ0-IRQ7. Каждому входу IRQ0-IRQ7
присваивается свой вектор прерывания ВП0-ВП7. Вектор прерывания - это
первый адрес прерывающей программы (драйвер). Драйверы ПФУ могут быть
записаны в разных областях памяти. Начиная с начальных адресов а все
вектора прерываний записаны в определенную область памяти - область
векторов прерывания. ВП могут отставать друг от друга на 4 или 8 бит.
Обычно по адресу ВП записана команда JMP начальный адрес драйвера > -
безусловный переход на выполнение драйвера. Самая главная задача КПДП при
работе в режиме векторных прерываний - сформировать 3-х байтовую команду
ОбозначениеНазначение
CS1 CS2 Выбор микросхемы
Таблица 12 - Назначение выводов КР556РТ4.
Рисунок 21 – УГО ИМС КР556РТ4.
Выбор периферийных БИС производим с помощью ИМС ПЗУ КМ558РР3. Микросхемы
ПЗУ используются в дешифратора адреса. При обращении к ячейке ПЗУ адрес
ячейки выставляется на ША при этом содержимое ячейки памяти выставляется
на ШД. Выводы ШД БИС ПЗУ можно подключить к входам CS выбираемых ПФУ.
Причём при обращении к одной БИС ПФУ в соответствующем разряде (на
соответствующем выводе) ШД выставляется логический ноль а на остальных —
Адреса периферийных БИС
КПДП (КР580ВТ57)=90h (канал D0)
ППИ (КР580ВВ55)= 58h (канал D3)
ПКП (КР580BН59)=F2h (канал D2)
Рисунок 22 – схема подключения ИМС КР556РТ4 к периферийным БИС..
Таблица 13 – Карта памяти ПЗУ
БИС Адрес на шине D3 D2 D1 D0 HEX
ППИ кА 58 0 1 1 1 7
КПДП РАО 90 1 1 1 0 E
(РУ+РЦ)0 91 1 1 1 0 E
(РУ+РЦ)1 93 1 1 1 0 E
(РУ+РЦ)2 95 1 1 1 0 E
(РУ+РЦ)3 97 1 1 1 0 E
ПКП УС1 F2 1 0 1 1 B
1 Постановка и формулировка задачи инициализации интерфейсного модуля.
-обеспечить параллельный вводвывод информации от дисковода и
семисегментного индикатора на 4 входа с помощью БИС КР580вв55(ППИ).
Дисковод подключаем к каналу А и настраиваем канал “А” на 2 режим работы а
семисегментный индикатор на 4 входа на канал “В” в режим вывода информации.
Для обеспечения требуемых режимов работы каналов необходимо загрузить (УС)
в регистр управляющего слова (РУС).
-обеспечить режим прямого доступа к памяти от УВВ с помощью БИС
КР580ВТ57(КПДП). УВВ подключено к каналу “2” поэтому настраиваем канал 2
на вывод 2200б на 10-13 страниц ОЗУ начиная с первого адреса 10 страницы –
00h. КПДП работает в режиме нормальной записи без автозагрузки и в
режиме фиксированного приоритета. Для обеспечения заданного режима
необходимо запрограммировать КПДП т.е загрузить определенную информацию в
регистры К2(РА2РЦ2 и РУ2) а так же в регистр режима РР.
-обеспечить режим работы от дисковода с помощью контроллера прерываний
ПКП. Зададим область векторов прерываний на 13 странице ОЗУ начиная с
первого адреса – 3400h. Вектора прерываний следует друг за другом через 4
байта. Для программирования ПКП необходимо загрузить в него УСИ1 и УСИ 2.
Распределения адресного пространства.
Область векторов прерываний для организации режима прерываний
зарезервируем на 13 странице с адреса 3400h по адрес по адрес 37FFh так
как вектора прерываний следуют через 4 байта и занимают 4*8 = 32 ячеек
памяти. (3210=2016). Из УВВ в режиме ПДП в ОЗУ вводится 2200б (89716) на
страницы 10-12 с адреса 2800h по адрес 3097h (2800h + 897h = 3097h).
Таблица 14 – Распределение адресного пространства ОЗУ
2C00h Вывод 2200 байт из ОЗУ
3400h Область векторов
Вывод 2200 байт из ОЗУ: 2800h + (220010-110=219910=89716) = 3097h
Область векторов прерываний: 3400h + (3210-110=3110=1F) = 341Fh
Нам необходимо подключить дисковод семисегментный индикатор на 4 входа.
Дисковод работает в режиме - 2а семисегментный индикатор на 4 входа в
режиме – 0. Адрес ППИ в системе – 58h. Дисковод подключен к КА
семисегментный индикатор на 4 входа подключен к КВ.
Определим адреса каналов:
Т.к. адрес ППИ в системе – 58 то
КА = 58 h = 0 1 0 1 1 0 0 0 b
КВ = 59h = 0 1 0 1 0 0 0 1 b
КС = 5А h = 0 1 0 1 1 0 1 0 b
РУС = 5B h = 0 1 0 1 1 0 1 1 b
Сформируем управляющее слово инициализации ППИ:
D7 D6 D5 D4 D3 D2 D1 D0 HEX
УС= 1 1 0 0 0 0 0 0 = С0h;
D7 = 1 - признак управляющего слова (Всегда);
D6D5 = 1 * – режим по кА
D4 = * - безразлично т.к канал настроен на 2 напряжения (вводвывод)
D3 = 0 – безразлично (все выводы КС2 заняты сигналами квитирования)
D2 = 0 - кВ работает в режиме 0
D1 = 0 – напряжение по кВ (вывод)
D0 = 0 – напряжение по КС1.
Программа инициализации ППИ на языке Assembler
разрешение прерываний
1.2 Инициализация КР580ВТ57 (КПДП)
Перед работой КПДП необходимо его инициализировать т.е. загрузить
необходимые данные в следующие регистры каналов: РА РЦ и РУ.
По техническому заданию на курсовой проект в МПС необходимо реализовать
обмен данными в режиме ПДП с одним УВВ. УВВ подключено к каналу 2.
Настраиваем канал 2 на вывод 2200 байт с 10 по 13 страницы ОЗУ начиная с
Формирование сигналов для программирования каналов
РА0 – 1001 00002 = 90h
(РУ + РЦ)0 – 1001 00012 =91h
PA1 – 1001 00102 = 92h
(РУ + РЦ)1 – 1001 00112 = 93h
PA2 – 1001 001002 = 94h
(РУ + РЦ)2 – 1001 01012 = 95h
PA3 – 1001 01102 = 96h
(РУ + РЦ)3 – 1001 01112 = 97h
PP – 1001 10002 = 98h
Сформируем содержимое регистра режима (РР):
D0 = 0 - канал 0 - отключен;
D1 = 0 - канал 1 - отключен;
D2 = 1 - канал 2 - включен;
D3 = 0 - канал 3 - отключен;
D4=0 т.к приоритет фиксированный
D5=0 т.к режим нормальной записичтения
D7=0 т.к автозагрузка отключена.
Таблица 15 - Адреса регистров КПДП (Адрес КПДП в системе = 90h)
Программа инициализации КПДП на языке Assembler
DI ; запрет прерываний
EI ; разрешение прерываний
1.3 Инициализация КР580ВН59 (ПКП)
Необходимо реализовать режим прерываний с помощью ПКП.
Начальная область векторов прерывания 3400h в соответствии с заданием
в МПС включен 1 ПКП. Вектора прерывания следуют через 4 байт.
00h=0011 0100 0000 0000
D7 D6 D5 = А7 А6 А5 первого адреса области ВП
D2=1 – т.к вектора прерывания следуют через 4 байт.
D1 =1 – т.к количество ПКП в системе один
D0=0 – т.к. МП КР580ВМ80А
D7D6D5D4D3D2D1D0 = A15 – A8: Старший байт 1-го адреса области
векторов прерывания.
Программа инициализации ПКП на языке Assembler
2 Блок-схема алгоритма программы инициализации интерфейсного модуля.
Рисунок 23 – Блок - схема алгоритма
3 Разработка программы на языке Assembler
В результате данной курсовой работы была разработана
микропроцессорная система на базе микропроцессорного комплекта КР580 в
соответствии с техническим заданием.
Необходимые требования предъявленные к разработанной МПС были
представлены при анализе проектируемой системы в соответствии с которым
проводились основные этапы разработки. В числе разработанных блоков и
модулей вошли: блок центрального процессора модуль памяти интерфейсный
модуль. Блок центрального процессора состоит из следующих БИС: КР580ВМ80А
(центральный процессор) КР580ВК38 (системный контроллер) КР580ИР82
(буферный регистр) КР580ГФ24 (тактовый генератор).
Модуль памяти состоит из модуля ОЗУ построенного на ИМС К537РУ10 и
модуля ПЗУ построенного на ИМС КМ558РР3.
Разработанный интерфейсный модуль обеспечивает реализацию различных
видов обмена данными а именно параллельный вводвывод вводвывод по
прерываниям и вводвывод с прямым доступом в память. Программная
реализация приведенных видов обмена заключилась в инициализации
интерфейсных БИС и разработке средствами языка ASSEMBLER итоговой
программы. Графически реализация представлена в разработанной блок-схеме
Результатом работы над курсовым проектом стал комплект
конструкторской документации состоящий из следующих документов:
-пояснительная записка ТКАС.467440.001ПЗ;
-схема электрическая структурная ТКАС.467440..001Э1;
-схема электрическая принципиальная ТКАС.467440..001Э3;
-перечень элементов ТКАС.467440.001ПЭ3.
Шахнов В.А. и др. «Микропроцессоры и микропроцессорные комплекты
интегральных микросхем» Москва «Радио и связь» том1 1988
А.М.Юшин справочник «Цифровые микросхемы для электронных
устройств» Москва «Высшая школа» 1993
Конспект лекций по дисциплине «МП и МПС» за 3 курс.
ГОСТ 2.104-68 ЕСКД «Основные надписи»
ГОСТ 2.104-95 «Основные требования к текстовым документам»
Классификатор ЕСКД. Класс 43.
1 Схема структурная (МПС)
Блок-схема алгоритма программы.
Система микропроцессорная
Схема структурная МПС