Распределитель тактовых импульсов

CURSDOC(twirpx).DOC

Государственный Комитет Российской Федерации
по высшему образованию
Красноярский Государственный
Технический Университет
Факультет Информатики
и Вычислительной Техники
Распределитель тактовых импульсов.
Задание на проектирование узла
Сравнительный анализ возможных вариантов реализации узла
1. Общий принцип построения проектируемого узла
2. Выбор и описание используемых микросхем
3. Возможные варианты реализации проектируемой схемы
3.1 Вариант реализации «Реверсивный регистр»
3.2 Вариант реализации «Реверсивный счетчик + дешифратор»
3.3 Вариант реализации «Счетчик + ППЗУ»
4. Вопросы формального синтеза получение таблиц и
минимизация логических функций
5. Выбор наилучшего варианта реализации по заданному
Разработка принципиальной электрической схемы узла
1. Разводка цепей питания и их фильтрация
2. Расчет параметров всех дополнительных элементов схемы
3. Подробное описание функционирования узла с использованием
Анализ переходных процессов и оценка предельного быстродействия
Расчет потребляемой мощности
Выбор генератора тактовых сигналов (ГТИ) и расчет параметров его
Заключение и выводы по проделанной работе
Список использованных источников
временные диаграммы
схема электрическая принципиальная
сборочный чертеж ТЭЗа
ЗАДАНИЕ ДЛЯ ПРОЕКТИРОВАНИЯ УЗЛА.
Разработать формирователь последовательности импульсов на девять выходов (Zi). Распределение импульсов задается Табл. 1.
Таблица распределения импульсов
При разработке узла необходимо минимизировать потребляемую мощность его элементов . Для управления узлом предназначены входы C1 C2 D0 и D1.
Входы D0 и D1 предназначены для установки нужного режима. Комбинация низких потенциалов на D0 и D1 или низкий потенциал на D0 и высокий на D1 соответствуют режиму остановки высокого потенциала на D0 и низкого на D1 соответствует ждущему режиму и комбинация высоких потенциалов на D0 и D1 - автоколебательному режиму. По сигналу C1 происходит запись команды. Сигнал C2 разрешает выполнение ранее записанной команды. Однако нужный режим должен установиться только после завершения серии импульсов запущенной предыдущей командой.
Кроме сказанного выше критерия имеется ограничение на время переключения узла обусловленное тактовой частотой 5МГц т.е. время переключения должно быть меньше 100нс. Сам узел подключается к разъему расширителя интерфейса следовательно схема должна нагружать его как один стандартный элемент ТТЛ а нагрузочная способность разрабатываемого узла - двадцать стандартных ТТЛ элементов.
Электронная вычислительная машина электронные схемы ее периферийных и вспомогательных устройств - очень сложная единая нелинейная электрическая цепь реализующая функции преобразования информации совершенно не присущие ее физическим свойствам.
Особенности и проблемы физической реализации информационных процессов являются предметом компьютерной схемотехники. Принято понимать под термином «компьютер» цифровое вычислительное устройство реализующее произвольный алгоритм. При этом все-таки необходимо помнить что любой цифровой элемент реализован на аналоговых приборах и свойства (статические и динамические) аналоговых схем во многом определяют функциональные возможности сложных цифровых устройств. Кроме этого вычислительные операции могут быть реализованы и в аналоговой форме представления информации что (при ограниченных требованиях к точности) позволяют получить огромный выигрыш в производительности.
В зависимости от технологии изготовления ИС подразделяются на серии различающиеся физическими параметрами базовых логических элементов а также числом и функциональным назначением входящих в их состав микросхем. В настоящее время разработано несколько десятков технологий изготовления ИС. Наиболее широкое применение находят ИС изготовленные по ТТЛ КМОП ЭСЛ и n-МОП - технологиям причем каждая из этих технологий имеет несколько разновидностей технологии изготовления ИС непрерывно совершенствуются с целью увеличения их быстродействия и нагрузочной способности уменьшения потребляемой мощности и увеличения степени интеграции - количества компонент размещенных на кристалле заданной площади.
Сравнительный анализ вариантов реализации
проектируемого узла.
1. Общий принцип построения проектируемого узла.
Чтобы спроектировать некоторую нетривиальную схему да еще и с некоторыми ограничениями или критериями можно пойти несколькими путями. Например если вы хороший специалист с достаточно большим опытом то у вас в голове может сразу (или немного погодя) возникнуть мысль о наиболее оптимальном варианте. Но если схема слишком сложна или с такими схемами сталкиваться не приходилось то нужно что-то другое например попробовать некоторые конкретные реализации данного узла. Ну а так как большими специалистами мы не являемся да и опыта у нас маловато то надо попробовать сделать несколько вариантов реализации конкретного узла.
Из задания видно что вся схема будет состоять из нескольких частей. А именно Блока Приема Команд (БПК) занимающегося приемом и хранением кода команды Генератора Опорной Тактовой Частоты (ГОТЧ) Блока Управления (БУ) преобразующего код команды в управляющие сигналы для следующего блока Блока Распределения Импульсов (БРИ) формирующий последовательность выходных импульсов (Рис. 1.).
Рис. 1. Структурная схема
разрабатываемого узла.
В зависимости от выбора типа реализации Блока Распределения Импульсов будут свои блоки управления и свой тип генератора.
Описание работы схемы.
По сигналу C1 который имеет инверсный вид происходит запись кода команды с информационных входов D0 и D1 (на рисунке обозначены DIO).
По сигналу C2 который также имеет инверсный вид происходит выполнение команды записанной ранее. Если в момент прихода С2 серия импульсов не была завершена то система ждет завершения выполнения серии после чего происходит запуск новой команды. Если система находилась в режиме ожидания или завершился ждущий режим то происходит инициализация БРИ и запуск серии импульсов. БРИ получив команду на выполнение серии начинает считать или сдвигать единицу (в зависимости от реализации) по фронту генератора. При достижении счетным элементом некоторого значения или состояния происходит либо некоторое переключение управляющего устройства либо прекращение работы т. е. переход в режим останова либо повторный запуск счетного блока.
Требования к входным и выходным сигналам.
Входные управляющие сигналы имеют инверсный вид.
Длительность сигнала C1 должна быть малой т.к. С1 - инверсный а триггер принимающий команду срабатывает по нарастающему фронту. Длительность сигнала С2 должна быть не менее 38 нс.
На информационных входах код команды должен быть зафиксирован до появления сигнала записи команды и удерживаться до снятия сигнала записи команды.
Выходные сигналы должны быть в нормальном виде.
Выходные сигналы должны быть сформированы не более чем за 100 нс. Частота выходных сигналов - 5 МГц.
2. Выбор и описание используемых микросхем.
Немаловажную роль в технических характеристиках разрабатываемого узла играет правильно подобранная серия микросхем. Различные характеристики параметры и условия влияют на выбор базовой серии. Рассмотрим несколько серий стандартных ТТЛШ-элементов (Табл. 2.).
Динамические параметры микросхем ТТЛ.
Из табл. 2. видно что для реализации разрабатываемого нами узла лучше всего использовать серии КР1533 К531 К555.
Примечание. При совместном использовании микросхем ТТЛ высокочастотных стандартных и микромощных следует учитывать что микросхемы серии К531 дают увеличенный уровень помех по шинам питания из-за больших по силе и коротких по времени импульсов сквозного тока короткого замыкания выходных транзисторов логических элементов. Часть печатной платы с микросхемами серии К531 должна иметь отдельные очень низкоомные шины питания. Токоведущие сигнальные дорожки должны быть кратчайшими чтобы не излучались помехи.
Достоинства и недостатки выбранных серий.
Достоинства серий К531 - малое время переключения а недостаток большая потребляемая мощность.
Достоинства серий К1533 - малое время переключения и малая потребляемая мощность.
Технические характеристики выбранных серий.
Uвх1 или Uвх0 присутствуют
Описание интегральных схем используемых
при проектировании узла
КР1533ИЕ18 Четырехразрядный двоичный счетчик с синхронной установкой в состояние логического нуля
R – синхронный сброс в нулевое состояние значением сигнала
EWR - счет значением сигнала
ECR – разрешение счета
ЕСТ – разрешение переноса
Корпус DIP16 технические условия бКО.348.806-27ТУ Iпср=21 мА Тзср=245 нС функция 4P M2 СИНХР.
КР1533ТМ2 Два D - триггера синхронных с дополняющими выходами
C1 C2 - тактовый вход
R1 R2 - асинхронный сброс в нулевое состояние значением сигнала
S1 S2 - асинхронный сброс в нулевое состояние значением сигнала
Корпус DIP14 технические условия бК0.348.806-02ТУ Iпср=4 мА Тзср=17 нС функции 2*D RS FF.
Элементы 2 И-НЕ - КР1533ЛА3
Iпот=2.2 mA 7-общ. 14- +5В; tз = 8 нс. бК0.348.806-01 ТУ
Элементы НЕ - КР1533ЛН1
Iпот=2.2 mA 7-общ. 14- +5В; tз = 10нс. бК0.348.806-01 ТУ
Элементы 2 ИЛИ - КР1533ЛЛ1
Iпот=4.5 mA 7-общ. 14- +5В; tз = 13нс. бК0.348.806-40 ТУ
Элементы 2 ИЛИ - КР1533ЛЛ4
Iпот=7.8 mA 7-общ. 14- +5В; tз = 10.5нс. бК0.348.806-40 ТУ
Элементы 2 И - КР1533ЛИ1
Iпот=3.2 mA 7-общ. 14- +5В; tз = 12нс. бК0.348.806-40 ТУ
Элементы НЕ - КР1533ЛН8
Iпот=7.5 mA 7-общ. 14- +5В; tз = 6.5нс. бК0.348.806-01 ТУ
-и разрядный универсальный регистр сдвига КР1533ИР13
Iпот=40 mA 12 - общий 24 - +5В; tз = 14нс. бК0.348.806-49 ТУ
Два D-триггера синхронных с дополняющими выходами КР1533ТМ2
Iпот=4mA 7-общий 14- +5B; tз = 18нс. бК0.348.806-02 ТУ
-х разрядный двоичный синхронный счетчик КР1533 ИЕ10
Iпот=21mA 8-общий 16- +5B; tз = 27нс. бК0.348.806-27 ТУ
Сигнал окончания счета ТС появляется тогда когда на всех выходах уровни окажутся высокими (1111).
-х разрядный двоичный реверсивный счетчик КР1533 ИЕ13
Iпот=22mA 8-общий 16- +5B; tз = 32.5нс. бК0.348.806-17 ТУ
3. Возможные варианты реализации проектируемой схемы
3.1. Вариант реализации «Реверсивный регистр сдвига».
Рассмотрим работу данной реализации(см. приложение ): При включении питания основные компоненты (триггеры регистры) находятся в начальном состоянии что обеспечивает выдачу на выходы Z напряжения низкого уровня. Далее ожидается команда. По синхроимпульсу C1 записи кода операции команда записывается в регистр команд (представленный двумя синхронно-асинхронными RS - триггерами) текущая команда не нарушает начальное состояние пока не придет сигнал C2 выполнить операцию.
По приходу C2 если текущая команда режим ждущий или автоколебательный происходит установка триггера Т.. разрешения работы в «1» разрешается загрузка в регистр как только произошла загрузка выдается первый выходной сигнал на выходе который сбрасывает(устанавливает в «0») триггер отвечающий за начальную загрузку регистров что говорит начать выполнение одного цикла работы т.е. выдачу сигналов Z с соответствующих выходов регистра.
Опишем формирование выходных сигналов: После загрузки начального состояния т.е. «1» появляется в соответствующем разряде регистра затем эта «1» сбрасывает триггер T.. начальной загрузки и регистру посылается команда сдвигать в сторону мл. разрядов(или сдвигать в сторону старших).
Для формирования этих выходных сигналов используются два триггера один отвечает за прохождение первой половины (T.. устанавливается в «0») и второй половины (T.. устанавливается в «1») разделение на половины происходит по сигналу Z10 равным «1». Второй триггер отвечает за направление сдвига выдавая сигналы М0 и М1 на соответствующие входы регистров сдвига.
При начале цикла происходит сдвиг «1» в сторону мл. Разрядов (выдаются Z5 Z4 Z3 Z2 Z1) регистр направления по Z1 меняет направление в сторону старших разрядов (выдаются Z2 Z3 .. Z10) регистр направления по Z10 меняет направление в сторону мл. Разрядов (выдаются Z9 Z8 .. Z3) и так далее. Для выдачи правильных комбинаций сигнала при текущем направлении сдвига требуется контролировать сигналы Z1 Z10 Z3 Z6 и состояния выходов триггеров(T..T..).
Конец цикла контролируется сигналами Z6 М1 и инверсным выходом T.. равными «1». По достижении конца цикла проверяются условия:
Если это режим ждущий То остановить выдавать сигналы Z перейти в начальное состояние и ждать сигналы C1 C2. Если это режим автоколебательный То Если нет команды останова (т.е. регистр команды хранит режим автоколебательный а триггер разрешения команды не переключался) То происходит повтор цикла т.е. продолжается сдвиг в сторону мл. разрядов.
Иначе Если же пришла команда останова то триггер разрешения команда установится в «0» что говорит перейти в начальное состояние всем компонентам.
Сигнал C2 при выполнении команды останова не требуется так как режимы ждущий и автоколебательный зависимы от «конца» цикла.
В заключении описания работы данной реализации подведем итог:
Начальное состояние системы не нарушится по приходу команды из-за отсутствия С2 также и сигнал С2 при наличии команды останова.
Сигналы C1 C2 должны удовлетворять выше сказанными требованиями.
3.2. Вариант реализации «Счетчик + Дешифратор».
Рассмотрим работу данной реализации(см. приложение):
Принцип выполнения команд и управление режимами аналогично в выше описанной реализации с некоторыми отличиями:
В этой реализации не требуется триггер отвечающий за начальную загрузку .Рабочими компонентами являются - счетчик 4-х разрядный + разряд переноса и дешифраторы.
При начальной установке на выходе счетчика низкий уровень что говорит дешифраторам выдавать на все кроме нулевого выхода единицы которые преобразуются в низкие уровни выходов Z.
При работе счетчика в режиме счета (т.е. идет выполнение цикла работы) соответствующая комбинация на выходе счетчика с помощью 4-х двух входовых логических элементов и-не - образующих дешифратор 2 на 4 управляют 4-мя дешифраторами.
Управление 4-мя дешифраторами организуется следующим образом:
рабочий цикл состоит из 29 тактов.
Каждый из 4-х DC представляет собой один DC 3 на 8 т.е. цикл разбивается на 4-е части где за каждую часть отвечает только один DC следовательно для выдачи первой части цикла на соответствующих выходах Z требуется оставить работать первый а остальные 3-и отключить т.е. на выходах DC-ов установить высокий уровень. Аналогично поступаем для каждой части цикла.
Так как число комбинаций выдаваемых счетчиком больше 29 то перед выполнением очередного цикла (для автоколебательного режима) происходит сброс счетчика.
В заключении хотелось бы отметить что автомат управления описанный в реализации реверсивного сдвигового регистра остается неизменным с небольшими изменениями описанными выше. По сравнению с предыдущей реализацией формирование выходных сигналов Z здесь упрощено т.е. выходные сигналы Z закодированы соответствующей числовой комбинацией счетчика.
Требования на сигналы C1 и C2 остаются .
3.3. Вариант реализации «Счетчик - комбинационная схема»
Этот вариант является следующим шагом в разработке данного узла. Как и рассмотренные ранее схемы эта схема сильно похожа на предыдущую но здесь немного изменился сам принцип распределения импульсов. Данный вариант является выбранным в качестве оптимального поэтому принцип работы и конкретная реализация будут описаны ниже.
4. Вопросы формального синтеза получение
таблиц и минимизация логических функций.
Сопоставляя выходам счетчика выходные сигналы Z получаем комбинации ЛЭ для получения на выходе этих сигналов:
Z1=X5X4X3X2X1X2=X5X4X3X2X1+X5X4X3X2X1 Z3=X5X4X3X2X1+X5X4X3X2X1+X5X4X3X2X1 и так далее.
Самая длинная СДНФ содержит 4 макстермы что не составляет труда воспользоваться алгебраическим методом минимизации. Исходя из заданного критерия оптимизации и пользуясь основными параметрами цифровых ИС получаем что минимальный ток потребления у логических элементов и-не для одной ИС состоящей из 4-х 2-х входовых элементов составляет 095мА и пользуясь ранее нам известными законами двойственности(теоремы де Моргана):
X or Y = X and Y X and Y = X or Y получаем
Z1=X1X2X3X4X5 Z2=X1X3X4X5 Z3=(X1X2X4X5)&(X1X2X3X4X5) Z4=(X1X2X3X4X5)&(X1X2X3X4X5)&(X1X3X4X5) Z5=(X1X2X3X5)&(X1X2X4X5) X6=(X1X2X3X4X5)&(X1X2X3X4X5)&(X1X2X4X5) X7=(X1X3X4X5)&(X1X2X3X5)&(X1X2X3X4) Z8=(X1X2X34X5)&(X1X2X3X4X5)&(X1X2X3X4X5) Z9=X1X3X4X5 Z10=X1X2X3X4X5.
5. Выбор наилучшего варианта реализации
по заданному критерию.
Нарисовав все три схемы можно сравнить полученные результаты и выбрать наиболее подходящую по заданному критерию.
Предварительный анализ вариантов.
Количество микросхем
Счетчик-комбинационная схема
Из выше проведенного анализа следует что наилучшим вариантом по заданному критерию (минимум мощности) будет «Счетчик-комбинационная схема».
Разработка принципиальной электрической
1. Разводка цепей питания и их фильтрация.
Для большей надежности работы схемы и увеличения помехоустойчивости напряжения питания используется способ фильтрации с помощью конденсаторов.
Для фильтрации по шине питания используется низкочастотный конденсатор 25 мкФ (С3). А так же ставится один высокочастотный конденсатор 047 мкФ на каждые 4-5 корпусов ИС.
Всего их используется 7 штук : 2 на 8 корпуса (С4 и С5) и 5 на оставшиеся 25 корпусов (С6 - С10).
2. Расчет параметров всех дополнительных
В схеме используются резистор R3=1кОм для подключения свободных входов схемы к напряжению питания.
Резисторы R1 а так же и конденсаторы C2 составляют часть генератора и рассчитываются в п.7.
В схеме использована одна RC цепочка для начальной установки автомата.
В схеме использована одна RC цепочка для начальной установки автомата. Время заряда емкости до напряжения 24В должно быть 100 мс. Время заряда можно рассчитать по формуле:
Из этой формулы (при R2=1кОм) находим величину C.
3. Подробное описание функционирования
узла с использованием временных диаграмм.
Вначале работы происходит установка триггера(DD2.1) в низкий уровень напряжения на прямом выходе который подается на синхронный сброс счетчика(на выходе счетчика число ноль и соответственно на выходах Z низкий уровень напряжения) на разрешение счета через ЛЭ И (разрешение счета происходит при подаче высокого уровня напряжения на этот вход) на триггер (DD2.2) отвечающий за пятый разряд и устанавливает его прямой выход в низкий уровень этот уровень поступает на DD6 затем на вход DD29.2 и на выходе появляется НУН(низкий уровень напряжения) который проходя через DD27.5 инвертируется далее через DD31.1 и говорит DD2.1 хранить текущее состояние(НУН).
На вход загрузки поступает ВУН(высокий уровень напряжения).
Эти шаги привели систему в состояние ожидания команды.
При подаче сигнала С1 происходит загрузка команды в DD1(если первая команда это останов то она не изменит состояние системы).
Рассмотрим режимы работы:
Пусть записалась команда режим ждущий - эта команда не изменит текущего режима пока не придет С2.
Пусть пришел сигнал С2 он устанавливает DD2.1 в ВУН далее ВУН поступает на DD31.2 у которого на 2-м входе ВУН(этот уровень образуется инвертированием(DD32.1) выходного НУН DD29.2. С DD31.2 ВУН поступает на разрешение счета а с DD32.1 ВУН поступает на вход загрузки(загрузка происходит при подаче НУН). После этих шагов счетчик переходит в режим счета.
Только когда счетчик досчитает до 28 на выходе DD29.2 появится ВУН который подается на DD27.5(DD27.4 в ждущем режиме выдает ВУН) DD31.1 и в итоге на DD2.1 поступает НУН для установки прямого выхода в НУН что говорит выдать на выходе число ноль(это число переводит выход DD29.2 в НУН и DD31.1 выдает ВУН который не влияет на DD2.1 а DD32.1 на вход L счетчика подает ВУН).
С DD2.1 НУН поступает на DD31.2(для запрещения счета). DD32.1 на выходе дает ВУН что не дает выполнить загрузку.
Схема после этого перешла в состояние ожидания команды.
Пусть записалась команда режима автоколебательного.
Анализ переходных процессов и оценка
предельного быстродействия
Для оценки быстродействия узла необходимо проследить прохождение сигнала по самой длинной цепочке микросхем влияющих на время задержки выходных импульсов. Самой длинной такой цепочкой оказалась следующая:
DD3 DD29.1 DD2.2 DD6 DD29.2 DD27.5 DD31.1 DD2.1 DD31.2
Тип и количество элементов
Время переключения одного элемента
Из-за того что вся схема переключается максимум за 124 нс то максимальная частота на которой может работать автомат равна:
Расчет потребляемой мощности
В схеме использованы следующие элементы:
Ток потребления одним элементом
Общий ток потребления
Суммарная потребляемая мощность равна 5114 мВт при напряжении питания 5 В (половина логики учитывается в сброшенном состоянии а половина - в установленном в единицу т.е. например 2 элемента И-НЕ потребляют 16 мА а 2 элемента потребляют 36 мА. В сумме получаем 104 мА).
Выбор генератора тактовых сигналов (ГТИ)
и расчет параметров его элементов
Из-за того что схема переключается по нарастающему фронту то выбрали схему симметричного генератора следующего вида:
Из формул находим: R1=1 кОм; C2=100 мкФ.
Заключение и выводы по проделанной работе
В данной работе рассматриваются 3-и возможных варианта (существуют и другие) реалиации задания.
Работа потребовала творческого подхода к реализации каждого варианта остановимся на выбранном варианте.
Придерживаясь критерия оптимизации (минимум потребляемой мощности) и ограничения на тактовую частоту пришлось модернизировать первоначальную схему (ее параметры были таковы: Iпот равнялся 9963 мА что меньше Iпот выбраннойсхемной реализации но вычисленная тактовая частота выходила за пределы допустимого и равнялась 448МГц что и потребовало внесения изменений ):
счетчик ИЕ5(13мА70нс) и триггер ТВ6(45мА225нс) на счетчик ИЕ18(21мА245нс) ТМ2(4мА17нс).
Спроектированный узел полностью удовлетворяет техническому заданию.
Данный распределитель импульсов разработан на 33-х микросхемах. Неиспользованными остались 2-а элемента микросхемы ЛП4 (DD5.56) один элемент микросхемы ЛИ3 (DD31.3) и один элемент микросхемы ЛА4(DD33.3).
В разработанном узле реализовано три режима работы: ждущий автоколебательный и режим ожидания.
Распределитель имеет четыре управляющих входа D0 D1 C1 и C2.
Распределитель не начинает новой команды пока не закончится выполнение серии запущенной предыдущей командой .
Частота выдаваемых сигналов — 5 МГц.
Нагрузочная способность — 20 стандартных элементов ТТЛ.
Максимально возможная частота работы распределителя — 8065 МГц.
Список использованных источников
В.Л. Шило Популярные цифровые микросхемы Массовая радиобиблиотека М Радио и Связь 1987 352с.
Справочник Интегральные Микросхемы Под ред. Б.В. Табарбина М Радио и Связь 1984 528с.
Электронные справочники Научно-производственной фирмы « ЗЕЛТЕК».
Цифровые устройства: учебное пособие Г.И Пухальский Т.Я. Новосельцева. - СПб. Политехника 1996 885с.
Начало работы распределителя.
Середина работыОкончание работы

RGS.DWG