Система отображения информации типа бегущая строка

SX1.dwg

Схема принципиальная переферийного устройства
Тема: "Бегущая строка
УрФУ им. первого Президента России Б.Н. ЕльцинаnКафедра ИТnгруппа РИВ-500212С

текст.doc

Министерство образования и науки Российской Федерации
ФГАОУ ВПО «Уральский федеральный университет имени первого Президента
России Б. Н. Ельцина»
Кафедра информационных технологий
СИСТЕМА ОТОБРАЖЕНИЯ ИНФОРМАЦИИ ТИПА "БЕГУЩАЯ СТРОКА
Пояснительная записка к курсовому проекту
по дисциплине “Организация ЭВМ и систем”
Руководитель: И.В. Хмелевский
канд. техн. наук доц.
Н.контр. И.В. Хмелевский
канд. техн. наук доц
Студент: Д.С. Рубцов
ТЕХНИЧЕСКОЕ ЗАДАНИЕ 3
АЛГОРИТМЫ РАБОТЫ УСТРОЙСТВА 7
РАСПРЕДЕЛЕНИЕ ПАМЯТИ ПУ 13
ИНТЕРФЕЙС CENTRONICS 14
1. Описание интерфейса 14
2. Функциональная схема интерфейса 16
1. Подпрограмма обмена функционирующая в ПУ 18
2. Подпрограмма функционирующая в ПУ 19
3. Подпрограмма вывода информации на индикаторы 20
БИБЛИОГРАФИЧЕСКИЙ СПИСОК 22
Разработать на базе микропроцессорного комплекта КР580 комплекс из
центрального и периферийного процессорных устройств связанных
последовательным интерфейсом. В качестве адаптеров интерфейса использовать
БИС КР580ВВ51 с адресацией к ним как к ячейкам памяти. Комплекс
предназначен для реализации вывода знаковой информации (десятичных цифр) в
режиме динамической индикации на одну из 6 панелей отображения типа
бегущая строка" построенных на 28 7 сегментных индикаторах. Адресация к
устройствам управления панелями отображения должна осуществляться как к
внешним устройствам лежащим в поле адресов периферийного процессора.
Информация хранится в ОЗУ центрального процессорного устройства откуда
передается периферийному устройству единым массивом который сопровождается
информацией о номере панели отображения. Максимальный размер массива
составляет 55 символов. Время нахождения одного знака на любой панели
отображения составляет 12 секунд. Контроль правильности отображаемой
информации осуществляется путем обратной передачи копии массива символов из
периферийного устройства и сравнении ее (копии) с исходным массивом знаков
в центральном процессорном устройстве.
По результатам сравнения осуществляется либо передача сигнала
разрешающего вывод информации на панель отображения либо повторная
передача несовпадающих символов с последующим сравнением копии и оригинала.
Периодичность обращения центрального процессорного устройства к
периферийному – не менее 3 минут. В качестве времязадающего устройства
использовать БИС таймера КР580ВИ53 с адресацией к ней как к ячейкам
памяти лежащим в поле адресов периферийного процессора.
В курсовой работе предложено решение поставленной в техническом задании
На рис.1 представлена структурная схема разрабатываемого комплекса
состоящего из центрального и периферийного устройств. В центральном
устройстве находятся программы организующие алгоритмы функционирования
системы и осуществляющие формирование подготовку и передачу данных в
периферийное устройство. Передача осуществляется посредством периферийного
адаптера КР580ВВ55 и интерфейса CENTRONICS.
Периферийное устройство принимает данные анализирует состояние линии
связи и сразу отправляет их обратно в центральное устройство для проверки
на предмет ошибок передачи. В зависимости от наличия или отсутствия ошибок
центральное устройство либо разрешает индикацию данных либо осуществляет
повторную передачу данных. Периферийное устройство обрабатывает и
осуществляет выдачу принятых данных на блок индикаторов правильную работу
которого обеспечивает блок управления динамической индикацией. После
окончания индикации в бегущей строке всех принятых данных периферийное
устройство переходит в первоначальное состояние и ожидает следующего сеанса
связи с центральным устройством.
Комплекс состоит из двух частей (рис. 1): центрального устройства (ЦУ)
и периферийного устройства (ПУ) которые связаны между собой посредством
параллельного интерфейса CENTRONICS. Оба устройства (ЦУ и ПУ) построены на
базе 580-го комплекта с центральным процессором КР580ВМ80 и имеют в своем
составе параллельный периферийный адаптер КР580ВВ55 при помощи которого и
организуется интерфейс CENTRONICS.
В центральном устройстве располагается блок индикации неисправности
системы в котором происходит отображение возникающих ошибок в частности.
В периферийном устройстве находится блок индикаторных панелей
осуществляющих индикацию информационного массива принятого от центрального
устройства в виде бегущей строки. Организация режима динамической
индикации и выбор панели на которую будет осуществлен вывод информации
выполняется блоком управления индикаторами. В периферийном устройстве также
имеется блок для индикации ошибок связанных с передачей информации.
Передаваемый в периферийное устройство массив данных имеет всегда
фиксированную длину - 75 байт. Наряду с данными требующими отображения в
виде бегущей строки он содержит информацию о номере панели отображения на
которой должна происходить индикация: в первом байте находится двоичное
число первые пять разрядов которого определяют состояние соответствующих
панелей т.е. будет ли на них выводиться информация.
Остальные 74 информационных байта имеют формат изображенный на рис.2.[pic]
Состояние битов D6 D5 D4 значения не имеет и может быть произвольным.
Байт все биты которого нулевые производит обнуление регистровой памяти
индикаторов и подготовит их к приему отображаемой информации. Такой формат
позволяет не просто отображать сплошной ряд чисел но и отделять
последовательности чисел друг от друга пробелом что достигается установкой
в ноль старшего бита D7 или всего байта.
АЛГОРИТМЫ РАБОТЫ УСТРОЙСТВА
Рис. 3.1. Алгоритм работы центрального устройства
Рис. 3.2. Алгоритм работы периферийного устройства
Рис. 3.3 Алгоритм работы подпрограммы вывода информации на индикаторы
Подпрограмма обмена функционирующая в ЦУ
В задачи подпрограммы центрального устройства алгоритм работы которой
представлен на рисунке входит организация обмена данными между центральным
и периферийным процессорами контроль правильности передачи информации и
индикация неисправности в случае нарушения связи между устройствами.
В вершине 2 контроллер параллельного интерфейса программируется в режим
Затем счетчику байтов передаваемых в ПУ присваивается значение 75 в
соответствие с размером информационного массива.
В вершине 4 задается адрес по которому находится первый элемент
передаваемого массива расположение массива может быть произвольным и
определяется в центральной программе которая вызывает подпрограмму обмена.
Предполагается что информационный массив полностью подготавливается
центральной программой и данные в массиве имеют требуемый формат.
В вершинах 5 и 6 обнуляются счетчик ошибок используемый для
организации циклов ожидания ответных сигналов от ПУ и счетчик повторений.
В вершине 7 происходит установка внешнего сигнала ERROR в 1 т.е.
снимается подтверждение безошибочной передачи данных.
В вершине 8 происходит непосредственно передача байта находящегося по
адресу ADR после чего организуется цикл ожидания передачи копии байта от
ПУ. Ожидание происходит пока значение счетчика ERR не превысит 200 после
чего ЦУ производит повторную передачу байта увеличивая при этом счетчик
Если копия поступила (сигнал INT=1) то производится чтение поступивших
данных из порта и сравнение их с переданными.
Если данные не совпали то есть произошла ошибка при передаче то не
выставляется сигнал ERROR=0 что информирует периферийное устройство о том
что произошла ошибка и будет произведена повторная передача счетчик
повторных передач увеличивается на единицу и если его значение не
превышает трех происходит переход к вершине 6.
Если данные переданы без ошибок выставляется сигнал подтверждения
совпадения данных ERROR=0 что информирует ПУ о безошибочной передаче. В
вершине 18 происходит обнуление счетчика повторных передач затем
модифицируется адрес передаваемого байта (осуществляется переход к
следующему байту массива) уменьшается счетчик переданных байт. Если
передан не весь массив (N>0) то происходит переход к вершине 6. Если
счетчик равен нулю подпрограмма обмена завершает свою работу и передает
управление основной программе в вершине 23.
Программа функционирующая в ПУ
Работа программы периферийного устройства алгоритм которой представлен
на рисунке начинается с включением питания. Алгоритм не имеет блока
завершения программы т.е. программа выполняется пока устройство не будет
выключено. Основной режим функционирования ПУ -режим ожидания информации от
центрального устройства и в случае ее появления прием в буфер и индикация
в виде бегущей строки на указанной панели отображения.
Счетчику принятых байтов N присваивается значение 75 (аналогично
центральному устройству).
В вершине 4 задается адрес начала буфера обмена BUFFER туда будет
осуществлен прием информации из ЦУ. Счетчик ошибок ERR обнуляется.
В вершинах 6 и 7 организуется цикл ожидания передачи данных путем
опроса сигнала INTR и если таковые имеются происходит считывание из порта
(вершина 8) и запись их в память по адресу BUF (буфер обмена).
В вершине 9 принятые данные отправляются обратно в ЦУ для проверки на
наличие ошибок. Вершины 10-13 организуют цикл ожидания сигнала
подтверждения отсутствия ошибок от ЦУ увеличивая значение счетчика ошибок
на каждом шаге. Если сигнала нет (ERROR=1) то увеличивается число
повторных передач и ПУ переходит к повторной передаче (вершина 5). Если
данные совпали т.е. ERROR=0 то ПУ готовится к приему следующего байта
При переходе к следующему байту увеличивается адрес по которому
записывается принятый байт и уменьшается счетчик байт. Если этот счетчик
не равен нулю (передан не весь массив) переходим к вершине 4 иначе
вызываем подпрограмму вывода принятой информации на выбранную панель
индикации. Отобразив информацию переходим на исходную позицию то есть к
Подпрограмма вывода информации на индикаторы
Подпрограмма вывода информации на индикаторные панели вызывается
программой ПУ в случае удачного приема всего информационного массива. В
задачи этой подпрограммы входит физический выбор панели отображения в
соответствии с первым байтом принятого информационного массива то есть
запись номера панели в триггер состояние которого и определяет: выбрана
данная панель или нет. Программа также должна организовать непосредственно
бегущую строку предварительно запустив программируемый таймер при помощи
которого осуществляется режим динамической индикации и подготовить
регистровую память индикаторных элементов (обнуление служебным нулем -
индикаторы погашены).
Чтобы организовать автоматическое "убегание" конца строки с
индикаторной панели (все элементы информационного массива должны
отображаться в течение Т=20с) обнуляется 40 байт ячеек памяти
расположенных сразу за буфером обмена в котором находится принятый массив.
Выбрав нужную панель отображения запускаем счетчик по показаниям
которого происходит обращение к индикаторным элементам. Далее следует сам
алгоритм формирования бегущей строки.
Счетчик N показывает количество отображенных байтов информации.
Переменная L содержит количество не обслуженных индикаторных элементов.
Переменная К предназначена для последовательной адресации к байтам
информационного массива показывает текущий обрабатываемый элемент
В блоке 10 байт информационного массива с номером К из буфера
передается в ячейку регистровой памяти индикаторов с номером L.
Если отображаемых символов меньше 40 (начало строки) то обновление
регистровой памяти завершится с окончанием потока данных (К окажется равным
раньше L). Если уже отобразили более 40 байт то выход из цикла
обновления произойдет при обновлении информации во всех индикаторных
элементах панели (L=0). Далее проверяется отображен весь массив или нет.
Информативная часть массива составляет 74 байта но для того чтобы конец
строки "проехал" до конца надо после информационных байт отобразить 40
пробелов поэтому выводим на индикаторы дополнительные 40 байт служебных
нулей всего 114 байт.
Временная задержка Тзад в вершине 15 осуществляется программно в
соответствии с временем прохождения информационного символа по индикаторной
панели указанного в техническом задании (Т = 20 сек.) и составляет 0.5
сек (Тзад=ТМ=2040=0.5 сек.).
Задержка организуется с помощью двух вложенных циклов начальные
значения счетчиков которых выбраны таким образом чтобы суммарная задержка
выполнения внешнего цикла была равна 0.5с. Подбором удалось найти такие
значения (k1=234 - внутренний цикл k2=224 - внешний) при которых задержка
составит 0.5004245с т.е. погрешность равна 424.5мкс. Задержка
рассчитывалась по формуле 0.5*((19*k1+22)*k2) где 0.5.мкс - время одного
такта 19 - время выполнения команд внутри вложенного цикла (в тактах) 22
- время выполнения команд внешнего цикла.
РАСПРЕДЕЛЕНИЕ ПАМЯТИ ПУ
В начальных адресах (0000h - 0FFFh) располагается ПЗУ (две физически
раздельных микросхемы емкостью по 2К каждая из которых занимает свое
адресное пространство) в которых находятся программы инициализации ПУ
служебные программы программы обмена информацией с ЦУ и программа
индикации полученного от ЦУ массива данных.
Для адресации к контроллеру интерфейса КР580ВВ55 выделено адресное
пространство 3000h-3004h.
Адресация к регистровой памяти индикаторных панелей осуществляется как
к ВУ. Номер регистра памяти записывается в буферную микросхему для которой
выделен адрес 40h. Затем можно произвести запись в регистр индикаторных
панелей обращаясь к нему по адресу 80h.
Для устройства выбора панели зарезервирован адрес 20h.
Для адресации к таймеру КР580ВИ53 выделен адрес ВУ 10h.
ИНТЕРФЕЙС CENTRONICS
1. Описание интерфейса
Периферийное и центральное устройства связаны посредством параллельного
интерфейса CENTRONICS реализованного с использованием параллельных
периферийных адаптеров КР580ВВ55. Обмен данными производится по линиям DO -
D7 подключенным к порту А как в ЦУ так и в ПУ. Адаптеры параллельного
интерфейса функционируют в режиме 2 (двунаправленная передача информации по
каналу А). Процесс обмена сопровождается служебными сигналами по линиям
В режиме 2 линии А7-А0 выполняют роль двунаправленной трехстабильной
шины управляемой сигналами STB IBF OBF АСК и INT. Сигналы IBF и OBF
информируют ВУ о готовности принять или предать данные соответственно. В
соответствии с ними внешнее ПУ либо генерирует очередные данные
сопровождая их стробом STB либо формирует сигнал подтверждения приема АСК
готовясь к приему данных. Низкий уровень АСК открывает выходные буферы
порта А разрешая выдачу данных на шину. В остальных случаях шина порта А
находится в Z-состоянии.При передаче информации от ЦУ к ПУ для квитирования
используются сигналы STROBE (OBF центрального устройства [С7] ( STB
периферийного [С4]) - сигнал готовности к ЦУ передаче информации ACKWLG
(АСК центрального [С6] ( инвертированный IBF периферийного [С5]) - сигнал
готовности ПУ к приему информации.
При передаче в обратном направлении сигналы квитирования передаются по
линиям SLCT и SLCTIN (сигнал OBF периферийного устройства [С7] ( STB
центрального [С4] передается по линии SLCT a сигнал подтверждения АСК - по
Для оповещения ПУ о результатах проверки переданной информации на
наличие ошибок задействуется линия С2 по которой происходит передача
сигнала ERROR. Периферийное устройство на основании состояния линии С2 либо
переходит к приему следующего байта массива либо повторяет прием.
Временная диаграмма интерфейса
2. Функциональная схема интерфейса
Рис. 6. Функциональная схема интерфейса
На функциональной схеме показаны процессор периферийного устройства
вспомогательные схемы для нормальной работы самого процессора - генератор
тактовых сигналов а также внешних по отношению к нему устройств - шинный
формирователь и системный контроллер кроме этого есть постоянная и
оперативная память (блоки ПЗУ и ОЗУ) со схемами селекции адреса а также
блок индикаторов размещенных по 40 элементов в панели и схемы необходимые
для функционирования блока индикаторов в динамическом режиме - это двоичный
счетчик дешифратор для выбора элемента в панели регистровая память для
хранения информации подлежащей отображению на выбранной индикаторной
панели схема выбора панели которая состоит из триггера и дешифратора на
восемь выходов (используется только 5 - по числу панелей) схемы
обеспечивающей выбор соответствующих устройств при обращении к адресам
закрепленными за этими устройствами.
Генератор тактовых сигналов обеспечивает процессор сигналами READY -
готовность устройств RESET - установка системы в исходное состояние
требуемая например после возникновения глобальной ошибки связи с ЦУ а
также тактирующие последовательности CLK1 CLK2.
Системный контроллер и шинный формирователь предназначен для фиксации
слова-состояния МП выработки системных управляющих сигналов буферизации
шины данных МП и управления направлением передачи данных кроме этого он
содержит шинный формирователь-усилитель обеспечивающий увеличение
нагрузочной способности системной информационной шины.
Блоки ОЗУ и ПЗУ подключены стандартным способом. При обращении в
область адресов ОЗУ или ПЗУ селектор адреса ОЗУ и ПЗУ организует выбор
соответствующей микросхемы памяти.
Селектор регистров видео памяти запоминает номер выбранного регистра и
при подаче соответствующей команды производит запись байта в выбранный
Схема выбора панели состоит одного 6-разрядного регистра пять разрядов
используются для выбора панелей с помощью блока из пяти транзисторов К973А
которые коммутируют питание индикаторных панелей.
Запуск программируемого таймера происходит сразу после программирования
его в режим деления частоты сигналы таймера используются для поочередного
обращения к индикаторам панели (режим динамической индикации).
Если панель выбрана то на ней начинает отображаться содержимое
регистровой видео памяти Обращение к индикаторам панели происходит
поочередно каждый индикатор загорается с частотой 50Гц которая задается
программируемым таймером (таймер работает в режиме делителя исходной
частоты 2МГц на 250). Сигнал от таймера поступает на двоичный счетчик
который считает до 40. Первые два выхода счетчика не используются
поэтому счетчик делит частоту еще на 4 (в результате получаем частоту
свечения индикатора г=2000000(250*4*40)=50Гц). Остальные выходы счетчика
соединены с 3 дешифраторами которые осуществляют выбор конкретного
индикаторного элемента с помощью транзисторного ключа. Выбранный элемент
начинает отображать содержимое "своего" регистра видео памяти. В любой
момент времени светится только один индикаторный элемент (принцип
динамической индикации). В последствии частота свечения индикаторов может
быть скорректирована путем программного изменения коэффициента деления у
Организация бегущей строки происходит программно путем обновления ячеек
регистровой видеопамяти. Начиная с крайнего правого 40-го индикатора новые
значения последовательно записываются в соответствующие ячейки регистровой
памяти. Сначала первый байт информационного массива записывается в регистр
отображающий свою информацию в 40-й индикатор затем (после программно
реализуемой задержки) происходит сдвиг строки на один символ влево т.е.
новый символ отображается в 40-м индикаторе а все отображенные ранее
Обращение к микросхеме программируемого параллельного интерфейса
происходит как к ячейке памяти и осуществляется селектором адреса ячеек
Работа с параллельным интерфейсом осуществляется программно путем
опроса соответствующих бит слова состояния. Это позволяет избежать
использования программируемого контроллера прерываний.
1. Подпрограмма обмена функционирующая в ПУ
START:MVI A 11000000B ; установка контр. парал.
OUT PORT+3 ; интерфейса в режим 2
MVI C75 ; размер передаваемого массива
LXI HLADR ; запись в HL адреса первого эл. маc
MVI B00 ; обнуление счетчика повторных передач
M обнуление счетчика ошибок
MVI A0000 0101b ; управляющее слово (уст. ERROR=1)
OUT PORT+3 ; запись его в порт
MOV AM ; читаем байт инф. маc. для передачи
OUT PORT ; передаем его в порт
M2: IN PORT+2 ; читаем порт С
AND 0000 1000b ; проверяем INT
JNZ M3 ; переход если есть данные
INR D ; увеличить счетчик ошибок
MVI A200 ; предельное время ожидания
CMP D ; если оно не превышено
JNZ M2 ; ждем дальше
OUT ERR ; иначе индикация ошибки
M3: IN PORT ; читаем копию данных из порта
CMP M ; сравнение с оригиналом
JZ M4 ; переход к след. байту если совп.
INR В ; увеличить счетчик повторных передач
MVI A 4 ; макс. кол. повт. передач
CMP В ; если не превышено
JNZ M повторить еще раз
M4: MVI A0000 0100b ; управляющее слово (уст. ERROR^O)
OUT PORT+3 ; запись упр. слова в порт
MVI B 00 ; обнулить счетчик повторных передач
INX H ; указать на следующий элемент массива
DCR С ; уменьшить счетчик оставшихся байт
JNZ M1 ; если не все передано передать след.
RET ; возврат в основную программу
Примечание: PORT - адрес закрепленный за контроллером параллельного
интерфейса; ERR - адрес ВУ индикации ошибки (устройство индицирует ошибку
при обращении к нему содержимое передаваемого байта не учитывается); ADR -
адрес начала информационного массива.
2. Подпрограмма функционирующая в ПУ
START: MVI A 11000001B ; установка контр. парал.
STA 2002h ; интерфейса в режим 2
M начальный адрес буфера BUFFER
MVI B 75 ; счетчик принятых байт
M2: MVI C 0 ; счетчик ошибок
MVI D 0 ; счетчик повторений
M3: LDA 2002h ; чтение слова состояния
AN I 8h ; опрос сигнала INT
JZ M3 ; ожидание сигнала
LDA 2000h ; чтение данных из порта
MOV M A ; запись данных в буфер обмена
STA 3000h ' ; передача принятого обратно
M4: LDA 2002h ; чтение слова состояния
AN I 4h ; опрос сигнала ошибки ERROR
JNZ M5 ; если нет ошибок след. байт
INR С ; увеличение счетчика ошибок
MOV А С ; проверка превышения
CPI 200 ; заданного времени ожидания
JNZ M4 ; цикл ожидания
INR D ; увеличение счетчика повторений
MOV AD ; проверка превышения
CPI 4 ; количества повторений
JNZ M3 ; если не превышено еще раз
CALL ERROR ; индикация неисправности
JMP START ; переход на начало алгоритма
M5: INX H ; увеличение адреса BUFFER
DCR В ; уменьшение счетчика байт N
JNZ M2 ; если не все принято след. байт
CALL DISPLAY ; вызов подпрограммы вывода
; информации на индикаторы
JMP M переход на начало алгоритма
Замечание: ERROR - адрес служебной подпрограмма индикации
неисправности; DISPLAY - адрес подпрограммы вывода информации на
3. Подпрограмма вывода информации на индикаторы
DISPLAY: MVI A 00010100 ;программирование таймера:
;канал 0 только младший байт
;режим 2 двоичный счет
MVI A 250 ;деление частоты на 2 50
MVI B 40 ;обнуление регистровой памяти
MVI B 40 ;обнуление массива памяти 4 0 байт
LXI H 1128h ;за буфером обмена
LDA H00h ;запись номера панели
M3: MVI D 40h ' ;задание индекса L=4 0
MOV E С ;задание индекса K=N
M4: MVI A D ;выбрать регистр
MVI L E ;считать из буфера
OUT 80h ;записать в регистр
JZ M5 ;проверка условия К>0
JNZ M4 ;проверка условия L=0
CMP 114 ;проверка условия N=114
RZ ;возврат если конец -
MVI D 224 ;циклы задержки на 05 секунды
Мб: MVI E 234 ;для движения строки с заданной
JMP МЗ ;переход на очередной сдвиг строки
В курсовой работе разработан на базе микропроцессорного комплекта
КР580 комплекс для реализации вывода знаковой информации на панели
отображения типа "бегущая строка". При этом выполнены все требования
указанные в техническом задании.
Несколько замечаний по поводу разработанного комплекса. Обращение к
сегментным индикаторам (регистровой видео памяти) как к ВУ не
целесообразно. Такой подход требует введения буфера для хранения номера
выбранного регистра и усложняет схему и алгоритмы работы. Далека от идеала
и предложенная схемотехническая реализация устройства. Можно значительно
сократить число применяемых элементов оптимизировать соединения между
ними. Эти цели при разработке схем просто не преследовались. Приоритет
отдавался облегчению понимания функционирования устройства.
Реальное применение предложенного устройства в указанном составе
является весьма сомнительным. Для организации бегущей строки на современном
уровне развития микроэлектроники целесообразно было бы использовать
персональный компьютер в качестве центрального устройства а в периферийном
устройстве использовать вместо 580-го комплекта какой-либо из современных
микроконтроллеров. Однако это не означает что предложенное устройство либо
его части не могут быть использованы для решения своих функциональных
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
Б.М. Каган. Электронные вычислительные машины и системы. - М.:
Энергоатомиздат 1991. - 592 с.
Аванесян Г.Р. Левшин В.П. Интегральные микросхемы ТТЛ ТТЛШ:
Справочник. М.: Машиностроение 1993.-256с: ил.
Микропроцессоры и микропроцессорные комплекты интегральных микросхем:
Справочник. В 2 т.; под ред. В. А. Шахнова.- М.: Радио и связь 1988.-
Мячев А.А. и др. Интерфейсы систем обработки данных: Справочник. М.:
Радио и связь 1989.-416 с: ил.
Полупроводниковые приборы: Диоды тиристоры оптоэлектронные приборы:
Справочник; под ред. Н. Н. Горюнова.- М.: Энергоатомиздат 1985.- 744
Обозначение Наименование Кол. Примечание
DD1 КР580ВМ80А 1 процессор
DD2 КР580ВИ53 1 програм. таймер
DD3 КР580ВВ55А 1 параллел.порт
DD4 КР537РУ10 1 ОЗУ 16К(2байта)
DD6 КР580ГФ24 1 генератор такт.сигн
DD7 КР580ВК28 1 сист. контроллер
DD8 DD9 К573РФ2 2 ППЗУ 16К(2Кбайта)
DD5 DD10-DD14 КР580ВА86 6 8-разрядные шинные
DD15 DD16 К555ЛЛ1 2 четыре 2ИЛИ
DD17 DD18 К555ЛАЗ 2 четыре И-НЕ
DD19 DD20 К555ЛН1 2 шесть НЕ
DD21 DD22 К555ТМ9 2 сшестеренный D-триггер
DD23 К555ИЕ19 1 два четырехразрядных
DD24-DD29 К155ИДЗ 6 дешифратор 4->16
DD30-DD69 КР514ПР1 40 Преобразователь
двоично-десятичного
кода в семисегментный
С1 К50-35-6313-10мкФ 1
С2 К10-17-16-ПЗЗ-3.3 пФ + 10% 1
СЗ-С23С27-С29 К10-17-2б-Н90-068 мкФ 54
С24 С25 С26 К50-35-16В-220мкФ 3
R1-R4 1 кОм±10%-А-В-В 5
R5 100кОм±10%-А-В-В 1
VD1 КД5226 ДРЗ.362.029 ТУ 1
VT1 КТ973А АА0.336.453 ТУ 200
VT2 КТ973А АА0.336.453 ТУ 5
HG1 АЛС324А 200 семисегментный
ZQ1 Резонатор кварцевый 18МГц 1
SB1 Кнопка малогабаритная 1
КМД1-1-НА3.604.006ТУ