Сумматор с фиксированной запятой - логика КМОП, в коде 8421

06 -Принципиалка.cdw

10 - Спецификация лист 3.doc

МЛТ – 0125 – 47 кОм ± 5%
МЛТ – 0125 – 20 кОм ± 5%
МЛТ – 0125 – 100 кОм ± 5%
МЛТ – 0125 – 24 кОм ± 5%
МЛТ – 0125 – 130 Ом ± 5%

03 - Задание_2_сторона.docx

1.Технические условия
Спроектировать сумматор с фиксированной запятой в дополнительном
коде отвечающий следующим требованиям:
разрядность операндов 16;
элементарная база – КМОП.
Разработка функциональной схемы устройства
Обоснование выбора интегральных микросхем
Разработка принципиальной электрической схемы устройства
Расчет параметров устройства
Пояснительная записка – с рисунками и расчётными таблицами
Схема функциональная электрическая
Схема принципиальная электрическая
Нефёдов А. В. Интегральные микросхемы и их зарубежные аналоги: Справочник. Т. 10. – М.: ИП РадиоСофт 2000. – 512 с.
Шило В. П. Популярные цифровые микросхемы: Справочник. 2-е изд. испр. – Челябинск: Металлургия 1989. – 352 с.
Аксёнов Нефёдов. Резисторы Конденсаторы. Справочник. – М.: Радио и связь 2000. – 237 с.
ГОСТ 2.707-81. Правила выполнения электрических схем цифровой вычислительной техники. — М.: Изд-во стандартов 1981. — 16 с.
ГОСТ 2.743-91. Обозначения условные графические в схемах. Элементы цифровой техники. — М.: Изд-во стандартов 1992. — 58 с.
Руководитель проекта

УА.cdw

02 - Задание_1_сторона.doc

Уфимский государственный авиационный технический университет

04 - Реферат.docx

В данном курсовом проекте представлено арифметическое устройство для сложения двух чисел с фиксированной запятой в дополнительном коде. Произведена разработка электрической функциональной и принципиальной схем рассчитаны потребляемая мощность устройства и быстродействие. В результате расчетов получены: потребляемая мощность – 145 Вт быстродействие – 220 мкс. В качестве элементной базы использовалась КМОП технология.
Пояснительная записка выполнена на 16 листах графическая часть содержит схемы электрические принципиальную и функциональную а также временные диаграммы.

11 - Спецификация лист 4.doc

МЛТ – 0125 – 24 кОм ± 5%
МЛТ – 0125 – 47 кОм ± 5%
МЛТ – 0125 – 130 Ом ± 5%
Индикатор цифровой АЛС324Б

01 - Титульный Лист.docx

Уфимский государственный авиационный технический университет
С фиксированной запятой .
ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
к курсовому проекту по __Схемотехнике__
(обозначение документа)

05 - Пояснилка.docx

Разработка функциональной схемы устройства3
Обоснование выбора интегральных микросхем4
Разработка принципиальной электрической схемы устройства6
1 Разработка устройства ввода6
2 Разработка преобразователя двоично-десятичного кода в двоичный код 7
3 Разработка управляющего автомата8
4 Разработка операционного автомата9
5 Разработка преобразователя двоичного кода в двоично-десятичный код 10
6 Разработка устройства вывода 11
Расчет потребляемой мощности 12
Расчет частоты генератора тактовых импульсов 13
Оценка быстродействия устройства 14
Список использованных источников 16
В настоящее время прослеживается четкая тенденция к увеличению производительности и надежности ЭВМ. С развитием элементной базы и увеличением степени интеграции БИС происходит наращивание вычислительной мощности как отдельных компонентов ЭВМ — функциональных модулей так и ЭВМ в целом. Сами модули представляют собой сложные многоуровневые вычислительные структуры.
Основным компонентом ЭВМ напрямую влияющим на ее характеристики является процессор или микропроцессор и в свою очередь одним из основных элементов процессора непосредственно выполняющим обработку информации является арифметико-логическое устройство (АЛУ). Удачно выполненное АЛУ является залогом надежной и высокопроизводительной ЭВМ поэтому при разработке микропроцессора необходимо уделять особое внимание проектированию АЛУ.
Сложение в двоичной системе счисления является самой важной арифметической операцией так как оно лежит в основе других арифметических операций: вычитания умножения деления. Основными схемами обеспечивающими элементарные операции сложения являются так называемые одноразрядные сумматоры на которых строятся многоразрядные сумматоры.
В данном курсовом проекте было спроектировано устройство сложения двух чисел с фиксированной запятой в дополнительном коде совершающее преобразования из прямого кода в дополнительный и обратно для удобства ввода.
Разработка функциональной электрической схемы устройства
Функциональная схема проектируемого устройства содержит:
- устройство ввода (УВВ);
- преобразователь из двоично-десятичного кода в двоичный код (ПР1);
- управляющий автомат (УА);
- операционный автомат (ОА);
- преобразователь из двоичного кода в двоично-десятичный код (ПР2);
- устройство вывода (УВЫВ).
Получаемое с устройства ввода число преобразуется на ПР1 в двоичный код понимаемый ОА и записывается в него в качестве исходных значений. При поступлении с устройства ввода сигнала запуска управляющий автомат (УА) посредством подачи определенной комбинации сигналов выполняет сложение и преобразования на операционном автомате (ОА) после чего число преобразуется на ПР2 и отправляется на устройство вывода (УВЫВ).
Обоснование выбора интегральных микросхем
В качестве элементной базы в соответствии с техническим заданием была выбрана КМОП (комплементарные полевые транзисторы со структурой металл-окисел-полупроводник) технология. Микросхемы КМОП отличаются от других микросхем:
- Логические уровни у схемы равны соответственно: нижний – нулю верхний – Uип. Полезный сигнал на выходе равен напряжению питания. (Никакая другая схемотехника не обеспечивает этих возможностей.)
Работоспособность схемы не зависит от напряжения питания то есть схема может работать при весьма больших разбросах по питанию.
Микросхемы обладают большой нагрузочной способностью высокой помехоустойчивостью очень низкой потребляемой мощностью стоимость изделий значительно меньше чем изделий на основе биполярных транзисторах.
Интегральные микросхемы на КМОП логике представлены сериями 561 1561 176. В данной курсовой работе будут использованы микросхемы 561 и 1561 серий.
Преобразователь из двоичного кода в двоично-десятичный код будет выполнен на микросхемах ТТЛ поскольку в КМОП логике отсутствуют аналоги преобразователя К155ПР7.
Для того чтобы можно было использовать один источник питания для всего устройства микросхемы КМОП логики и ТТЛ будем питать от источника питания с напряжением U=+5В.
В следующей таблице представлен ряд микросхем использованных при проектировании устройства и их основные параметры.
Таблица 1 – Основные параметры используемых элементов
Потребляемая мощность мВт
Разработка принципиально электрической схемы устройства
1 Разработка устройства ввода
Устройство ввода состоит из клавиатуры которая содержит следующие клавиши:
- переключение знака числа («+-»);
- переключение на ввод следующего числа («+»);
- запуск управляющего автомата («=»);
- сброс введенной информации и возврат устройства в исходное состояние («С»).
Первоначальное хранение введенной информации осуществляется в счетверенных D триггерах DD59 DD64 DD72 DD80 DD87. До нажатия кнопки «=» эти числа отображаются на семисегментных индикаторах устройства вывода.
Переключение между вводом числа А и числа В осуществляется JK триггером DD53.1. Состояние «0» соответствует вводу числа А а состояние «1» - вводу числа В.
Запуск управляющего автомата осуществляется подачей сигнала на вход запуска «В» управляющего автомата после того как завершит работу преобразователь ПР1.
Сброс осуществляется переключением триггера DD53.1 в состояние «0» и подачей ряда синхросигналов D триггерам DD59 DD64 DD72 DD80 DD87 в результате чего они переходят в состояние «0». Подача сигналов осуществляется через двоичный счетчик DD который после достижения определенной комбинации выходов перестает получать и посылать синхросигналы.
2 Разработка преобразователя двоично-десятичного кода в двоичный код
Преобразователь ПР1 состоит из двух счетчиков генератора синхросигналов и управляющей схемы. Он работает по следующему принципу: в двоично-десятичный вычитающий счетчик состоящий из 5 двоично-десятичных счетчиков DD60 DD65 DD73 DD81 DD88 записывается содержимое устройства ввода а двоичный счетчик на 14 разрядов состоящий из двух двоичных счетчиков DD82 и DD54.2 сбрасывается в состояние «0». После этого начинается подача синхросигналов на входы обоих счетчиков. Когда двоично-десятичный счетчик доходит до состояния «0» подача синхросигналов блокируется управляющей логической схемой. К этому моменту времени в двоичном счетчике находится искомое число в двоичном коде.
При частоте синхроимпульсов порядка 100кГц (расчет приведен в п.5 данной курсовой работы) такое устройство получит искомое число максимум за 164 мс что при условии что это преобразование осуществляется параллельно с вводом следующего числа приемлемо для проектируемого устройства.
Плюсом такой схемы является простота проектирования и реализации по сравнению с преобразователем на 28 микросхемах К155ПР6.
По завершении работы преобразователя посылается синхросигнал одному из регистров (в зависимости от состояния триггера DD53.1) и осуществляется запись полученного значения в этот регистр.
3 Разработка управляющего автомата
Управляющий автомат для проектируемого устройства был разработан в предыдущем курсовом проекте поэтому приведем его основные характеристики в таблице 2 и определим назначение входных и выходных сигналов в таблице 3.
Таблица 2 – Основные характеристики управляющего автомата
Количество состояний
Количество входных сигналов
Количество выходных сигналов
Стрелка Пирса (ИЛИ-НЕ)
Количество логических элементов
Среднее быстродействие
Таблица 3 – Назначение сигналов управляющего автомата
См(0:15):=11. РгА(2:15) +1
См(0:15):=11. РгВ(2:15) +1
См(0:15):=РгА(0:15) + РгВ(0:15)
4 Разработка операционного автомата
Операционный автомат состоит из четырех сумматоров DD17 DD36 DD56 DD75 четырех регистров DD16 DD35 DD55 DD74 которые формируют регистр А и четырех регистров DD18 DD37 DD57 DD76 которые формируют регистр В.
Для осуществления подачи на сумматор прямых и инверсных значений регистров А и В на входах сумматоров поставлены счетверенные мультиплексоры 2-в-1 подачей управляющих сигналов на которые осуществляется выбор подаваемого значения.
Подача на сумматоры нулевого значения осуществляется переводом выходов регистра в высокоимпедансное состояние вследствие чего при подаче прямого значения через мультиплексор формируется «0» на входе сумматора.
5 Разработка преобразователя двоичного кода в двоично-десятичный код
Преобразователь ПР2 реализован на 16 микросхемах К155ПР7.
Вследствие того что в КМОП логике отсутствуют аналоги данных микросхем ПР2 сделан на микросхемах ТТЛ серии 155. Для согласования уровня «0» и «1» между КМОП микросхемами и ТТЛ используются преобразователи уровня DD.
Схема подключения К155ПР7 взята из документации к зарубежному аналогу данной микросхемы SN74185A. Схема из документации приведена на рисунке 1.
Рисунок 1 – Схема подключения К155ПР7
6 Разработка устройства вывода
Устройство вывода состоит из 6 семисегментных индикаторов HG1..HG6 и преобразователей DD63 DD78 DD79 DD89 DD90 для управления ими. Были использованы индикаторы АЛС324Б и преобразователи К155ПП5 с открытым коллектором поэтому для нормальной помехоустойчивой работы между входами преобразователей и индикаторами поставлены резисторы номиналом 125 Ом.
При поступлении с управляющего автомата сигнала переполнения индикаторы гасятся подачей сигнала на вход Е преобразователей и загорается светодиод VD1 означающий «Переполнение»
При отрицательном значении выводимого числа на первом индикаторе осуществляется индикация знака «минус» через соответствующую управляющую схему.
Расчет потребляемой мощности
Рассчитаем потребляемую мощность сложив мощность потребляемую резисторами и всеми микросхемами (данные берем из таблицы 1):
Расчет частоты генератора тактовых импульсов
Чтобы рассчитать частоту генератора приведем следующие доводы: к появлению положительного фронта должны сформироваться все сигналы на входах микросхем работающих синхронно по переднему фронту тактового импульса. Это управляющие сигналы микросхем которые формируются по логике на основе сигналов управляющего автомата yi а также данные с которыми будет оперировать та или иная микросхема. К моменту появления отрицательного фронта должны сформироваться сигналы управления триггерами управляющего автомата так как эти триггеры выполнены по MS-структуре и воспринимают данные до прихода отрицательного фронта (состояния меняются по появлению переднего). Эти сигналы зависят от времени появления сигналов логических условий xi.
Рассчитаем частоту генератора управляющего автомата.
Наибольшая задержка в управляющем автомате наблюдается при микрооперации См(0:15)=11.РгА(2:15)+1 которая соответствует переводу числа в дополнительный код. Добавим к ней время работы управляющего автомата и перевод его в следующее состояние.
Возьмем с трёхкратным запасом для надежности получим . Частота генератора будет равна f=50кГц.
В генераторе частота задается из соотношения f=1R5C1 отсюда получим R5=47кОм С1=470пФ.
Аналогично найдем частоту генератора устройства ввода.
Возьмем с трехкратным запасом . Соответственно f=100кГц R48=24кОм С15=470пФ.
Оценка быстродействия устройства
Для оценки быстродействия устройства возьмем время одного тактового импульса и умножим его на среднее количество тактов за цикл управляющего автомата.
В курсовом проекте спроектировано арифметическое устройство для сложения двух чисел с фиксированной запятой осуществляющее перевод числа из прямого кода в дополнительный и обратно. В качестве элементной базы использовалась КМОП технология. Мощность потребляемая устройством составляет 1425 Вт; быстродействие устройства - 220 мкс.
Список использованных источников
Нефёдов А. В. Интегральные микросхемы и их зарубежные аналоги: Справочник. Т. 10. – М.: ИП РадиоСофт 2000. – 512 с.
Шило В. П. Популярные цифровые микросхемы: Справочник. 2-е изд. испр. – Челябинск: Металлургия 1989. – 352 с.
Аксёнов Нефёдов. Резисторы Конденсаторы. Справочник. – М.: Радио и связь 2000. – 237 с.
ГОСТ 2.707-81. Правила выполнения электрических схем цифровой вычислительной техники. — М.: Изд-во стандартов 1981. — 16 с.
ГОСТ 2.743-91. Обозначения условные графические в схемах. Элементы цифровой техники. — М.: Изд-во стандартов 1992. — 58 с.