Моделирование цифровых логических схем и триггерных устройств в Electronics Workbench

Лаба2.doc

МНСТЕРСТВО ОСВТИ ТА НАУКИ УКРАНИМОЛОД ТА СПОРТУ
НАЦОНАЛЬНИЙ УНВЕРСИТЕТ “ЛЬВВСЬКА ПОЛТЕХНКА”
З лабораторної роботи № 2
Комп’ютерна схемотехніка та архітектура комп’ютерів
Синтез найпростіших логічних операцій
Вивчити елементарні логічні функції одного та двох аргументів та
відповідні їм логічної операції. Набути практичних навиків складання
логічних виразів для них на основі операції кон’юнкції диз’юнкції
КОРОТК ТЕОРЕТИЧН ВДОМОСТ КОМПОНЕНТВ EWB
Функція f(x1x2x3 xn) називається логічною (булевою) якщо вона
також як і її аргументи може приймати тільки два значення - “істина” 1 та
Логічні функції одного та двох аргументів називають елементарними
функціями маючи на увазі що логічні вирази цих функцій містять не більше
однієї логічної операції.
Елементарні логічні бінарні (з двома аргументами) операції
позначаються і мають відповідні назви
(x1 * x2) (x1 & x2) ( кон’юнкція (логічне множення)
(x1 [pic] x2 ) додавання по модулю 2 (виключне або)
(x1[pic] x2) (x1 + x2) диз’юнкція (логічне додавання)
x1~x2 еквівалентності (рівнозначності)
(x1[pic]x2) функція Пірса (функція Вебба)
(x1 x2) ліва імплікація
(x1 x2) функція Шеффера
f0 (x1 x2)= 0 константа 0
f15 (x1 x2)=1 константа 1
[pic] ліва коімплікація
[pic] права коімплікація
[pic] [pic] заперечення інверсія
Любі логічні функції можна представити в виді ДКНФ або ДДНФ за
допомогою відповідних комбінацій трьох основних логічних операцій:
-логічне заперечення (інверсія);
- логічне додавання (диз’юнкція);
-логічне множення (кон’юнкція).
Такий набір елементарних логічних функцій називають функціонально повним
або логічним базисом адже ними можна описати складну логічну операцію.
Більш складніші логічні перетворення можна також звести до зазначених
Відповідність позначень логічних елементів подано в Таблиці:
Логічний конвертор дозволяє виконувати такі перетворення
використовуючи кнопки керування Conversions:
представлення таблиці істинності зібраної з логічних елементів схеми з
числом змінних від 1 до 8 входи (ABCDEFGH) вихід [pic]
представлення логічного виразу (ДДНФ) з таблиці істинності [pic]
представлення таблиці істинності з формули логічного виразу;
представлення схеми в необмеженому логічному базисі з формули;
представлення схеми в логічному базисі 2--Н з формули.
ЛАБОРАТОРНЕ ЗАВДАННЯ
Отримати задані елементарні логічні операції які треба представити
через базисні операції АБО НЕ.
Набрати синтезовану схему в комп’ютерному середовищі Electronics
Workbench та перевірити достовірність одержаних результатів
використавши логічний конвертор.
Таблиця істинності елементарної логічної операції
F(abcd) = a+(a’+b’+c)(a+c+d’)(b’+c’+d)(a’+b’+c)
a b c d A’ B’ C’ D’ A’+B’+C A+C+D’ B’+C’+D f(abcd)
F(abcd) 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1
Схема мінімізованої ДДНФ:
Логічний конвертер із мінімізованою ДДНФ.
Під час виконання цієї лабораторної роботи я вивчила елементарні логічні
функції чотирьох аргументів (abcd) та відповідні їм логічної операції.
Набула практичних навиків складання логічних виразів для них на основі
операції кон’юнкції диз’юнкції заперечення. Правильність виконання своєї
роботи я перевірила побудувавши таблицю істинності за даним мені виразом.
Результат зійшов із результатом у Логічному конвертері.
Контрольні запитання
Які логічні операції відносяться до елементарних ?
Операція логічного додавання (диз'юнкція);
Операція логічного множення (кон'юнкція);
Операція логічного заперечення (інверсія).
Що таке мінтерми або макстерми ?
Мінтерм – це функція n змінних яка дорівнює одиниці тільки на одному
наборі. Мінтерм одержують як кон’юнкцію n змінних що входять до нього у
прямому виді якщо значення даної змінної в наборі Xi = 1 і – із
запереченням якщо Xi = 0.
Макстерм – це функція n змінних яка дорівнює нулю тільки на одному
наборі. Макстерм одержують як диз’юнкцію усіх змінних що входять до нього
у прямому вигляді коли значення Xi = 0 або в інверсному вигляді якщо
Що розуміється під досконалою кон’юктивно нормальною формою або
диз’юнктивно нормальною формою ?
Досконалою диз’юнктивною нормальною формою (ДДНФ) називають ДНФ у якої
кожна елементарна кон’юнкція Kj(j=1 s) – конституанта одиниці.
Досконалою кон’юнктивною нормальною формою (ДКНФ) називають КНФ у якої
кожна елементарна диз’юнкціz Dj(j=1..s) – конституанта нуля.
Які перетворення дозволяє виконувати логічний конвертор?
представлення схеми в логічному базисі 2--Н з формули;
представлення логічного виразу (ДДНФ) з таблиці істинності;
представлення таблиці істинності зібраної з логічних елементів схеми

РГР Яцків v28.docx

Міністерство освіти і науки України
Національний університет «Львівська Політехніка»
ГРАФЧНО – РОЗРАХУНКОВА РОБОТА
«Розрахунок і побудова блоку пам’яті»
«Комп’ютерна схемотехніка та архітектура комп’ютерів»
Завдання до графічно - розрахункової роботи
Тема розрахункової роботи: Розрахунок і побудова блоку пам’яті мікропроцесорного пристрою.
Постановка задачі: Побудувати блок пам’яті ППЗП типу об’ємом
к х 8 використовуючи мікросхему із структурою 2к х 4. Написати діапазон кожного банку пам’яті який відповідає вибраній схемі дешифрації.
Перелік умовних позначень
WE (Write enable) – вхід дозволу для запису.
CS (Ch доступ до однієї з мікросхем яка входить у пристрій.
PROM(ProgrammableRead OnlyMemory) – програмовнийпостійний запам'ятовувач.
ШК – шина керування - призначена для передачі сигналів керування обліку запитів на переривання передачі керування синхронізації і т.д.
ША – шина адрес - призначена для пересилки кодів адресної інформації до оперативної пам’яті або електронних модулів комп’ютера для доступу до комірок пам’яті або пристроїв вводу-виводу.
ШД – шина даних - призначена для передачі даних між електронними модулями комп’ютера.
D0 D3 – виводи входувиходу.
PROM(ProgrammableRead OnlyMemory)програмовнийпостійний запам'ятовувач програмовна пам'ять тільки для читання— клас напівпровідникових запам'ятовувальних пристроїв.
На відміну від ПЗП ППЗП допускають програмування користувачем. Операція програмування полягає в руйнуванні (перепалюванні) плавких перемичок на поверхні кристала імпульсами струму амплітудою 30 50 мА.[3]
При побудові модуля ВС ЗП необхідно вирішити питання вибору типу ВС і оптимальної організації накопичувача ЗП – тобто співвідношення кількості слів і розрядів. Від вибору типу ВС ЗП і способу об’єднання залежать основні характеристики модуля ЗП: об’єм швидкодія потужність споживання габарити надійність і інші параметри. При об’єднанні ВС ЗП необхідно передбачити відповідні схеми узгодження навантажень на входах і виходах.
снує три способи збільшення інформаційної ємкості накопичувача модуля ЗП:
нарощування розрядності мікросхеми;
нарощування об’єму мікросхеми;
нарощування розрядності і об’єму одночасно; [4]
В узагальнюючому алгоритмі побудови блоків пам’яті заданої структури можна виділити наступні етапи:
Відповідно до розрядності мікросхеми потрібно визначити число ліній адресної шини які підводяться до кожної мікросхеми.
Відповідно від індивідуального завдання потрібно визначити варіант:
при нарощувані розрядності мікросхеми під’єднуються паралельно;
при нарощені об’єму мікросхеми під’єднуються послідовно;
при нарощені розрядності і об’єму одночасно мікросхеми об’єднуються в групи і потім кожна група включається послідовно.
Побудувати дешифратор з мінімальною кількістю логічних елементів. Для його реалізації потрібно проаналізувати усі незадіяні лінії шини адрес. Обов’язковою умовою є наявність сигналу низького рівня який подається на відповідну мікросхему або групу мікросхем.
Відповідно до схеми дешифратора потрібно визначити діапазон адрес області пам’яті.
Вибір і обрунтування типу мікросхем пам’яті
Згідно з індивідуальним завданням потрібно розробити блок пам’яті типу ППЗП об’ємом 8к х 8 на основі мікросхеми пам’яті з організацією 2к х 4. Для виконання цього завдання я вибрала мікросхему КР556РТ14. [1]
К – мікросхема призначена для широкого застосування;
Р – пластмасовий корпус з паралельним двохрядним розташуванням виводів (другого типу);
– група мікросхеми про конструктивно-технологічному признаку (напівпровідникова);
– порядковий номер розробки серії;
РТ – функціональне призначення мікросхеми (ПЗП з можливістю одноразового програмування;
– порядковий номер розробки в серії 556.
КР556РТ14 – являє собою ППЗП з можливістю одноразового програмування об’ємом 2к х 4 з відкритим колектором. Тип виготовлення ТТЛ-ОК. Час доступу до пам’яті – 60 нс. Потужність споживання – 735 мВт. Вихідний стан – 0. Корпус КР556РТ14 типу 2104.18-5.
К155РЕ3 - являє собою одноразово програмований ППЗУ з організацією 32 х 8. Корпус КР155РЕ3 типу 238.16-2 маса не більше 5 г.
Корпус МС типу 2104.18-5:
Умовне графічне позначення:Функціональна схема:
вхід дозволу вибірки
Електричні параметри:
Номінальна напруга живлення
Вихідна напруга низького рівня
Напруга на антизвонному діоді
Вхідний струм низького рівня
Вхідний струм високого рівня:
Вихідний струм високого рівня
Коефіцієнт програмованості
Вихідна напруга закритої інтегральної схеми
Вихідна напруга закритої мікросхеми
Темпаратура навколишнього середовища
Виділення адресного простору для блоку пам’яті
А0 - А15-розряди шини адрес:
678069850адреса комірки пам’яті
адреса комірки пам’яті
7415122252вибір блоку
А14 для роботи ППЗП необхідно щоб ці розряди мали рівень логічної 1
Отже для того щоб працювала ППЗП потрібно щоб розряди А13 - А15 мали рівень логічної 1. Розряди А11 – А12 вирішують який блок включити (наприклад при А11 = 0 А12 = 1 включається другий блок).
Визначення кількості мікросхем пам’яті в блоці
Щоб побудувати ППЗП об’ємом 8к х 8 на основі мікросхеми з організацією 2к х 4 необхідно збільшити об’єм та розрядність блоку пам’яті .
Нарощення розрядності
Нехай розрядність мікросхеми пам'яті - ni а розрядність пам'яті яку потрібно побудувати - n тоді кількість мікросхем для нарощення розрядності обчислюється :
К = nni = 84 = 2 мікросхеми.
Тобто необхідно паралельно з’єднати 2 мікросхем з організацією 2к х 4.
Якщо N – потрібний об’єм пам’яті а Ni – об’єм пам’яті однієї мікросхеми то необхідне число мікросхем L = NNi. Мікросхеми необхідно підключити послідовно.
L = NNi = 81922048 = 4 мікросхеми.
Тобто необхідно послідовно з’єднати 4 мікросхем з організацією 2к х 4.
Загальна кількість необхідних мікросхем – 8.
Синтез схеми адресного дешифратора для блоку пам’яті
Дешифратор ИД14 має два адресних входи А0 - А1 і вхід дозволу Е. Виходи 0 – 3 взаємовиключні їх активні вихідні рівні – низькі. Активний рівень входу Е – низький. [2]
Для того щоб включити блок пам’яті необхідно на вхід CS подати сигнал логічний 0. На інші блоки (у даному випадку їх 3) на входи СS подається сигнал логічної 1. Вибір блоку пам’яті здійснюється сигналами
Для реалізації дешифратора я використала наступні логічні елементи:
Аналіз результатів та висновки
При виконанні розрахунково-графічної роботи я ознайомилася з принципами роботи та основними типами запам’ятовуючих пристроїв які використовуються під час синтезу мікропроцесорних систем. Побудувала блок програмованого постійного запам’ятовуючого пристрою об’ємом 8к х 8 використовуючи мікросхему з організацією 2к х 4.
Відповідно до мого індивідуального завдання мені потрібно було одночасно нарощувати і об’єм і розрядність. Для нарощення розрядності я використала дві мікросхеми типу КР556РТ14 підключених паралельно. Таких дві мікросхеми утворюють один банк. Для нарощення об’єму я використала 4 таких банки підключених послідовно. Тому в загальному я застосувала 8 мікросхем.
Також я використала дешифратор ИД14 з 5 входами (А11 – А15) і
виходами ( CS0 – CS3).
В кінцевому результаті було розроблено блок пам’яті який складається з чотирьох банків кожен з яких складається з двох мікросхем ППЗП типу КР556РТ14 і дешифратора ИД14.
Для побудови схема принципової я використала КОМПАС-3D v13.
Список використаної літератури
А. В. Нефедов. Интегральные микросхемы и их зарубежные аналоги: Справочник. Том 5.- М.:ИП РадиоСофт 1998г. – 314с.
В. Л. Шило. Популярные цифровые микросхемы. Справочник.-М.: Радио и связь 1987. – 138с.
О.Н. Лебедев. Применение мікросхем памяти в электронных устройствах. -М.: Радио и связь 1994. – 115с.
Баранов В.В. и др. Полупроводниковые БИС запоминающих устройств. -М.: Радио и связь 1987. – 73с.
ГОСТ 2.743-91. ЕСКД. Обозначения условные графические в схемах. Злементы цифровой техники. -Введ.01.01.93.
ГОСТ 2.743-91 . ЕСКД. Правила выполнения электрических схем цифровой вычислительной техники. -Введ. 01.01.82

Лаба3.doc

МНСТЕРСТВО ОСВТИ ТА НАУКИ УКРАНИМОЛОД ТА СПОРТУ
НАЦОНАЛЬНИЙ УНВЕРСИТЕТ “ЛЬВВСЬКА ПОЛТЕХНКА”
З лабораторної роботи № 3
Комп’ютерна схемотехніка та архітектура комп’ютерів
Мінімізація складних логічних функцій
Вивчити синтез логічних функцій за табличним завданням у канонічній
формі та скороченій формі. Набути практичних навиків мінімізації отриманих
КОРОТК ТЕОРЕТИЧН ВДОМОСТ КОМПОНЕНТВ EWB
Перетворення інформації в ЕОМ виконується електронними пристроями
(логічними схемами) двох класів: комбінаційними схемами й цифровими
У комбінаційних схемах (КС) сукупність вихідних сигналів (вихідне слово
Y) у будь-який момент часу однозначно визначається вхідними сигналами
(вхідним словом X) що одночасно надходять на входи КС. Реалізований у цих
схемах спосіб обробки інформації називається комбінаційним тому що
результат обробки інформації залежить від комбінації вхідних сигналів і
виробляється відразу при подачі вхідної інформації. Закон функціонування
комбінаційної схеми визначений якщо задано відповідність між її вхідними й
вихідними словами наприклад у вигляді таблиці що називається таблицею
істинності де охоплюється всі сполучення вхідних слів при цьому
черговість проходження вхідних слів не має значення.
Перехід табличного задання функції до алгебраїчного у вигляді ДДНФ або
ДКНФ не забезпечує представлення логічних функцій з мінімальним числом
членів. снують методи мінімізації числа членів забезпечуючи спрощення
алгебраїчного запису логічних функцій та відповідних комбінаційних схем.
За допомогою аксіом і законів булевої алгебри (табл.1) можна
впорядковувати і спрощувати складні логічні функції сум (диз’юнкцій) і
добутків (кон’юнкцій)
Аксіоми булевої алгебри. Таблиця1.
Кон’юнкція Диз’юнкція
На основі приведених аксіом та законів булевої алгебри широко
використовуються відповідні співвідношення
Закони булевої алгебри. Таблиця 2.
Закон Кон’юнкція Диз’юнкція
Переставний x1 x2 = x2 x1 x1+ x2 = x2 + x1
Сполучний x1 x2 x3 = x1 (x2 x3) = (x1 x1+ x2 +x3 = (x1+ x2)+
(асоціативності) x2)x3 x3= =x1 +(x2+ x3)
Розподільчий x1(x2 +x3)= x1 x2 + x1 x3 x1+(x2x3)=
(дистрибутивності) (x1+x2)(x1+x3)
Поглинання x1+ x1 x2 = x1 x1 (x1+ x2) = x1
Склеювання [pic]x1 [pic]
Де Моргана [pic] [pic]
(інверсії [pic] [pic]
Розгортання [pic][pic] [pic]
Неповного [pic] [pic]
розгортання [pic] [pic]
Мінімізація логічних функцій за допомогою карт Карно
В 1953 році Моріс Карно запропонував систему графічного представлення
(карти Карно) й спрощення булевих виразів. При мінімізації логічних функцій
в карті Карно обводять прямокутними контурами всі одиниці й далі записують
мінімізовану функцію у вигляді суми логічних добутків які описують ці
При проведенні контурів притримуються правил:
) контур повинний бути прямокутним;
) всередині контура повинні бути тільки клітини заповненні одиницями;
) число клітин які знаходиться всередині контура повинно бути цілою
степеню числа 2 тобто можна об’єднувати 1 2 4 8 2к членів;
) одні й ті ж клітини заповнені одиницями можуть входити в декілька
контурів тобто контури можуть пересікатись;
) при проведенні контурів самий нижній й самий верхній рядки таблиці
вважаються сусідніми теж само - для крайнього лівого й крайнього правого
) число контурів повинно бути як можна меншим а самі контури як можна
) Кожен член МДНФ містить лиш ті аргументи які для кожного контура
мають значення або без інверсії або з інверсією.
) Число кон’юнктивних членів в МДНФ рівне сумі об’єднань клітин.
ЛАБОРАТОРНЕ ЗАВДАННЯ
Синтезувати логічну схему. Отримати таблицю істинності схеми.
Реалізувати отриману функцію за допомогою тотожностей алгебри-логіки і карт
Накреслити логічну схему яка реалізує отриманий вираз.
) Схема побудована на основі логічного виразу з таблиці істинності
Логічний конвертер із заданим логічним виразом та таблицею істинності:
) Схема побудована на логічному базисі 2--Н з формули:
Висновок: Під час виконання цієї лабораторної роботи я навчилася
синтезувати логічну функцію за табличним. Ознайомилась з методом
мінімізації логічних функцій за допомогою тотожностей алгебри-логіки. Та
навчилась мінімізувати логічні функції за допомогою карт Карно. Набула
практичних навиків мінімізації отриманих логічних виразів. Таблиці
істинності співпали отже обидві МДНФ побудовані правильно.

Лаба1.doc

МНСТЕРСТВО ОСВТИ ТА НАУКИ УКРАНИМОЛОД ТА СПОРТУ
НАЦОНАЛЬНИЙ УНВЕРСИТЕТ “ЛЬВВСЬКА ПОЛТЕХНКА”
З лабораторної роботи № 1
Комп’ютерна схемотехніка та архітектура комп’ютерів
ст. групи КН-23 Яцків Галина
Ознайомитись з інтегрованим пакетом Electronics Workbench для
схемотехнічного моделювання цифрових схем. Набути практичних в роботі з
бібліотекою компонентів та набором контрольно-вимірювальних приладів
розміщених в діалоговому вікні Electronics Workbench.
КОРОТК ТЕОРЕТИЧН ВДОМОСТ КОМПОНЕНТВ EWB
Програма EWB 5.12 розроблена канадською фірмою Interactive Image
Technologies розрахована для роботи в середовищі Windows 95982000XP.
Програма має англійський інтерфейс. EWB дозволяє моделювати пристрої для
яких завдання по моделюванню підготовлено в текстовому форматі SPICE.
Відома программа SPICE (Simulation Program with Integrated Circuit
Emphasis) розроблена Каліфорнійським університетом на початку 70-х років
стала еталоном схемотехнічного моделювання.
Панель інструментів містить такі групи елементів
Джерела струму (Sources)
Пасивні елементи (Basic)
Транзистори (Transistors)
Аналогові інтегральні схеми (Analog ICs)
Змішані інтегральні схеми (Mixed ICs)
Цифрові інтегральні схеми (Digital ICs)
Логічні елементи (Logic Gates)
Цифрові елементи ( Digital)
ндикаторні прилади (Indicators)
Контрольно-вимірювальні прилади (Instruments)
Основні властивості генератора слова генератора слова (Word Generator)
Частота видачі двійкових слів задається в блоці Frequency.
В блоці Trigger задається вид генерації - внутрішній (Internal) або
зовнішній (External) по готовності даних ((клема Data ready) поряд
розміщена клема для підключення каналу синхронізації (вибирається зовнішній
запуск по фронту або спаду імпульсу).
До органів керування генератора відноситься також кнопка Breakpoint –
переривання роботи генератора у вказаній комірці.
Основні властивості логічного аналізатора (Logic Analyzer).
Аналізатор призначений для відображення на екрані монітора 16-
розрядних кодових послідовностей одночасно в 16 точках схеми а також на
вхідних клемах-індикаторах у вигляді двійкових чисел. Тривалість розгортки
задається у вікні Time base. В блоці Clock наявні клеми як для звичайного
(External) так і вибіркового (Qualifier) джерела запускаючих сигналів
параметри яких можуть бути встановлені за допомогою меню що викликається
кнопкою Set. В меню Clock setup запуск генератора можна здійснити за
фронтом (Positive) або спадом (Negative) сигнала запуску з використанням
зовнішнього (External) або внутрішнього (Internal) джерела. У вікні Clock
qualifier можна встановити значення логічного сигналу (0 1 або Х) при
якому проходить запуск аналізатора.
Додаткові умови запуску аналізатора можуть бути вибрані за допомогою
меню що викликається кнопкою Set в блоці Trigger patterns.
ЛАБОРАТОРНЕ ЗАВДАННЯ
Зібрати та запустити відповідну електричну схеми що містить генератор
слова та логічний аналізатор.
Освоїти режими роботи генератора слова на основі діючої схеми в
комп’ютерному середовищі Electronics Workbench.
Перевірити достовірність одержаного результату роботи схеми.
Записати число X в коміру Y генератора слова де X=Y=№ варіанта. №38
Схема та одержані результати її роботи
Число у 16-вій системі числення: 38.
Число у 16-вій системі числення: 26.
Число у 2-вій системі числення: 00100110.
Число у таблиці ASCII: &.
Вибираємо Генератор слів в нструментах та встановлюємо його на робоче
полотно. Далі в тому ж меню вибираємо Логічний аналізатор та з’єднуємо його
з Генератором слів за допомогою провідників.
Вибираємо Генератор слів та в Шаблонах Up counter після чого в комірці
Final вводжу 26. Оскільки Логічний аналізатор працює на частоті 1 Khz
збільшую частоту генерації Генератора слів до 10 Khz. Також збільшив
частоту Генератора слова в блоці Freqency на 10kHz. Запускаю Генератор в
режимі Burst після чого спостерігаю на Аналізаторі 16-розрядні кодові
Результат виконання:
Під час виконання цієї лабораторної роботи я ознайомилась з
інтегрованим пакетом Electronics Workbench для схемотехнічного моделювання
цифрових схем а також набула практичних навичок в роботі з бібліотекою
компонентів та набором контрольно-вимірювальних приладів розміщених в
діалоговому вікні Electronics Workbench. Я навчилась користуватись
компонентами Word Generator i Logic Analyzer які знаходяться у блоці
Instruments. Склавши схему я перевірила достовірність її роботи. За
допомогою цих інструментів записала число Х (38) в комірку Y.
Контрольні запитання
Які компоненти входять в блок Instruments ?
В блок Instruments входять такі компоненти Генератор слів Логічний
аналізатор Мультиметр Генератор функцій Осцилограф Вимірювач АЧХ та
ФЧХ Логічний конвертор.
Назвати призначення роботи генератора слова (Word Generator) ?
Генератор призначений для генерації 16-розрядних двійкових слів
Назвати призначення роботи логічного аналізатора (Logic Analyzer) ?
Аналізатор призначений для відображення на екрані монітора 16-розрядних
кодових послідовностей одночасно в 16 точках схеми а також на вхідних
клемах-індикаторах у вигляді двійкових чисел.
Які параметри встановлюються в меню Clock setup Trigger patterns ?
В меню Clock setup запуск генератора можна здійснити за фронтом
(Positive) або спадом (Negative) сигнала запуску з використанням
меню що викликається кнопкою Set в блоці Trigger patterns. За допомогою
цього вікна в каналах А В и С можна задати необхідні двійкові 16-розрядні
комбінації сигналів і потім в рядку Trigger combinations встановити
додаткові умови відбору
Які технологічні особливості вибору та розміщення компонентів
електричної схеми у вікні редагування ?
Для вибору потрібного компоненту підводимо вказівник миші до потрібної
піктограми бібліотеки й клікаємо лівою кнопкою миші. Вибираємо один з групи
компонентів. Після цього підводимо вказівник миші до компоненти
натискаємо ліву кнопку миші (не опускаємо кнопку) переміщуємо компоне

Лаба5.doc

МНСТЕРСТВО ОСВТИ ТА НАУКИ УКРАНИМОЛОД ТА СПОРТУ
НАЦОНАЛЬНИЙ УНВЕРСИТЕТ “ЛЬВВСЬКА ПОЛТЕХНКА”
З лабораторної роботи № 5
Комп’ютерна схемотехніка та архітектура комп’ютерів
Принципи роботи регістрових пристроїв
Вивчити призначення принципи роботи та будови різних тригерних
регістрів. Набути практичних навиків при дослідженні роботи регістрових
пристроїв з бібліотеки EWB.
КОРОТК ТЕОРЕТИЧН ВДОМОСТ КОМПОНЕНТВ EWB
Регістри - пристрої для тимчасового зберігання й перетворення
інформації у вигляді багато розрядних двійкових чисел. При порівняльній
простоті регістри мають більші функціональні можливості. Вони
використаються в якості керуючих і запам'ятовувальних пристроїв
генераторів і перетворювачів кодів лічильників дільників частоти вузлів
тимчасової затримки.
Для запам'ятовування окремих розрядів числа можуть застосовуватися
тригери різних типів. Елементами структури регістрів є тригери D- або JK-
типу з динамічним або статичним керуванням.
Одиночний тригер може запам'ятовувати (реєструвати) один розряд (біт)
двійкової інформації. Тому одиночний тригер можна вважати однорозрядним
Занесення інформації в регістр називається операцією запису або
введення. Запис інформації в регістр не вимагає його попереднього
Операція видачі інформації з регістра – зчитування або вивід.
Класифікація регістрів:
) по способу занесеннявидачі інформації:
- паралельні (регістри зберігання) - інформація вводиться й виводиться
одночасно по всіх розрядах;
- послідовні (регістри зсуву) - інформація біт за бітом «просувається»
через регістр і виводиться послідовно також. По напрямку передачі
послідовні регістри зсуву інформації бувають односпрямовані або реверсивні;
- комбіновані (послідовно-паралельні регістри) - паралельне введення й
послідовний вивід (і навпаки).
) по способу представлення інформації:
- однофазні (інформація представляється в прямому або інверсному виді);
- парафазні (інформація представляється й у прямому і у інверсному
1 Паралельні регістри
Паралельні регістри здійснюють запис і вивід інформації в паралельному
коді а це значить що для передачі кожного розряду використається окрема
Для запису інформації в регістр на його входи (D0-D3) потрібно
встановити відповідні логічні рівні після чого подати імпульс на вхід
синхронізації (C). Після цього на виходах Q0-Q3 з'явиться записане слово.
Регістри запам'ятовують вхідні сигнали тільки в момент часу обумовлений
сигналом синхронізації.
2 Послідовні регістри (регістри зсуву)
Послідовний регістр (регістр зсуву) звичайно служить для перетворення
послідовного коду в паралельний і навпаки. Застосування послідовного коду
пов'язане з необхідністю передачі великої кількості двійкової інформації з
обмеженої кількості з'єднувальних ліній. При паралельній передачі розрядів
потрібно велику кількість з'єднувальних провідників. Якщо двійкові розряди
послідовно біт за бітом передавати по одному провіднику то можна значно
скоротити розміри з'єднувальних ліній на платі (і розміри корпусів
Відповіді на контрольні запитання:
Що таке регістр які функції виконує?
інформації у вигляді багато розрядних двійкових чисел. Вони використаються
в якості керуючих і запам'ятовувальних пристроїв генераторів і
перетворювачів кодів лічильників дільників частоти вузлів тимчасової
Назвіть типи регістрів та їх можливе застосування
одночасно по всіх розрядах. Здійснюють запис і вивід інформації в
послідовні регістри зсуву інформації бувають односпрямовані або реверсивні.
Використовуються для перетворення послідовного коду в паралельний і
Чим визначається швидкодія кожного з типів регістра?
Швидкодія характеризується максимальною тактовою частотою з якою може
проводитись запис зчитування чи зсув інформації
ЛАБОРАТОРНЕ ЗАВДАННЯ
Зібрати схему заданого регістра та порівняти його роботу із аналогічним
тригером з бібліотеки EWB.
Навести таблиці істинності зібраних схем.
Показати часову діаграму роботи регістра для вказаного у варіанті числа.
Число перевести у двійкову систему числення і представити машинним
У результаті роботи тригера повинні брати участь усі 16 розрядів числа
(починаючи з нульового) послідовно подані на інформаційні входи тригера.
Паралельний 9-ти бітний однофазний регістр на D-тригерах (зібраних з
В інтегрованому середовищі Electronics Work Bench будую схему регістр
із D тригерів на елементах або.
Приєднаємо створену схему до Генератора Слова і Логічного Аналізатора
Відповідно схема регістра створена на основі тригерів взятих з бібліотеки
Після представляю своє число в машинному коді:
38(10)=0000 0100 0000 1110(2)
Часова діаграма для мого числа:
В результаті в генераторі слова число запишеться так:
Запускаємо генератор слова на покрокове виконання. На вхід С подаємо
синхроімпульс на D – наше число порозрядно. На часовій діаграмі
перевіряємо значення згенерованого слова.
Порівнюємо часові діаграми створеного мною регістра і регістра на
основі бібліотечних тригерів:
Під час виконання лабораторної роботи я вивчила принцип роботи та види
регістрів. Побудувала регістр на 9 розрядів і представила задане число
послідовно подаючи його розряди на входи регістра.

Лаба4.doc

МНСТЕРСТВО ОСВТИ ТА НАУКИ УКРАНИМОЛОД ТА СПОРТУ
НАЦОНАЛЬНИЙ УНВЕРСИТЕТ “ЛЬВВСЬКА ПОЛТЕХНКА”
З лабораторної роботи №4
Комп’ютерна схемотехніка та архітектура комп’ютерів
Моделювання тригерних пристроїв засобами системи Electronics Workbench
Вивчити призначення принципи роботи та будови різних типів тригерів.
Набути практичних навиків при дослідженні роботи тригерних пристроїв з
Теоретичні відомості :
Зберігання та запам’ятовування елементарної порції інформації
виконується для одного біта. Електронна схема яка запам’ятовує один біт
інформації називається тригером. Тригери – пристрої що мають два стійких
Отже тригер може бути коміркою пам’яті для одного двійкового розряду
тобто біту інформації. Використання тригерів дозволяє реалізовувати
пристрої оперативної пам'яті. Однак тригери можуть використовуватись й для
побудови деяких цифрових пристроїв з пам'яттю таких як лічильники
перетворювачі послідовного коду в паралельний або цифрові лінії затримки.
Логічні рівні які подаються на один з входів елемента електронної
схеми однозначно задають логічний рівень на його виході незалежно від
рівнів на інших входах називають активними логічними рівнями. Пасивні
логічні рівні логічно відключаються на входах елемента так як не
визначають рівень на виході елемента внаслідок дії активного логічного
рівня на одному з входів елемента.
Лічильний тригер (Т-тригер)
Т-тригер має один лічильний інформаційний вхід (рис.1.1). Тригер
перемикається щораз у протилежний стан коли на вхід Т надходить керуючий
сигнал. Таблиця станів Т-тригера відображена в табл..1.2
Рис.1.1.Схема Т-тригера Табл. 1.2 - Таблиця переходів Т
Реалізація Т тригера на основі D-тригера зображена на рис.1.3.
Рис. 2.7 Схема T- тригера на основі D- тригера
Контрольні запитання :
Чим визначається швидкодія тригера?
Швидкодія визначається максимальною частотою перемикань станів тригера.
Привести схему RS-тригера на логічних елементах "АБО-НЕ" і пояснити
принцип його роботи.
Входи R й S інверсні (активний рівень "0"). Перехід (перемикання) цього
тригера з одного стану в інший відбувається при установленні на одному із
входів "0". Комбінація R=S=0 є забороненою.
Чому JK-тригер називається універсальним?
Даний тригер називається універсальним бо не має заборонених комбінацій.
Пояснити за таблицею переходів роботу D-тригера.
Якщо на вході D -"1" то по приходу синхроімпульсу Q=1 а якщо
Яку характерну особливість має періодична послідовність імпульсів на
Т-тригер має один лічильний інформаційний вхід. Тригер перемикається
щораз у протилежний стан коли на вхід Т надходить керуючий сигнал
Які способи опису послідовних цифрових пристроїв?
Для розуміння процесів що проходять в тригерах будують схеми тригерів.
Якими перевагами володіє двохступеневий тригер?
Двоступеневі синхронні тригери працюють по принципу двоступеневого
запам’ятовування інформації так як при переміщенні інформації з одного
такта в другий можна записати нову інформацію в I перший такт.
ЛАБОРАТОРНЕ ЗАВДАННЯ
Зібрати схему заданого тригера та порівняти його роботу з аналогічним
тригером бібліотеки EWB.
Навести таблицю істинності зібраних схем. Показати часову діаграму
роботи тригера для вказаного тригерау варіанті числа.
Число перевести у двійкову систему числення і представити машинним
У результаті роботи триггера повинні прийняти участь всі 16 біт числа
починаючи з 0 послідовно подані на інформаційні входи триггера.
Лічильний тригер (Т-тригер) на елементах -Н. Число – 1038.
Виконання лабораторного завдання:
Спочатку створюю схему потрібного мені тригера(на основі RS-тригера)
Приєднаємо створену схему до Генератора Слова і Логічного Аналізатора
Відповідно схема бібліотечного тригера:
Після представляю своє число в машинному коді:
38(10)=0000 0100 0000 1110(2)
Часова діаграма для мого числа:
В результаті в генераторі слова число запишеться так:
Порівняння часова діаграма бібліотечного тригера:
Під час виконання лабораторної роботи я вивчила призначення принципи
роботи та будови різних типів тригерів. Набула практичних навиків при
дослідженні роботи тригерних пристроїв з бібліотеки EWB.
При виконання індивідуального завдання виникли проблеми. Часова діаграма
створеного мною тригера не зійшлася з часовою діаграмою бібліотечного
Також жодна таблиця істинності не показала вірного результату.
Але все ж часова діаграма Т-тригера створеного на основі бібліотечного
Д-тригера вивела моє число (1038).

PГР Яцків v28.cdw

НУ "Львівська політехніка
БЛОК ПРОГРАМОВАНО ПОСТЙНО ПАМ'ЯТ
Схема електрична принципова

Лаба6.docx

МНСТЕРСТВО ОСВТИ ТА НАУКИ УКРАНИ
НАЦОНАЛЬНИЙ УНВЕРСИТЕТ “ЛЬВВСЬКА ПОЛТЕХНКА”
до лабораторної роботи № 6
Принципи роботи мультиплексорних і демультиплексорних пристроїв
“Комп’ютерна схемотехніка та архітектура комп’ютерів ”
студентка групи КН - 23
Вивчити призначення принципи роботи та будову різних мультиплексорних і демультиплексорних пристроїв та синтез комбінаційних схем на їх основі. Набути практичних навиків при дослідженні роботи мультиплексорівдемультиплексорів з бібліотеки EWB.
КОРОТК ТЕОРЕТИЧН ВДОМОСТ
Призначення мультиплексорів (від англійського multiplex - багаторазовий) - комутувати в заданому порядку сигнали що надходять із декількох вхідних шин в одну вихідну.
Мультиплексори - це комбінаційні пристрої призначені для комутації одного з декількох джерел логічних сигналів до однієї вихідної шини. Позначення мультиплексора наведене на малюнку 2.1.
Рисунок 2.1. Умовне позначення мультиплексора
Мультиплексор має m входів коду керування (може також мати вхідну логіку для вибору кристала) n=2m входів для даних й один вихід Y.
Входи поділяються на:
) інформаційні х1 х2 х3 хn де n - число інформаційних входів;
) керуючі (адресні) v1 v2 v3 vm m - число керуючих (адресних) входів.
Код (адреса) що надходить на керуючі входи визначає один з інформаційних входів значення якого передається на вихід. Адреси представляють у двійковому коді і їм привласнюють відповідний номер j. Кожній адресі з номером j відповідає свій інформаційний вхід xj сигнал з якого при даній адресі проходить на вихід. Основним призначенням мультиплексора є комутація n=2m вхідних сигналів на один вихід.
Відповідно до призначення складемо таблицю істинності для мультиплексора що містить наприклад чотири інформаційних входи: х1 х2 х3 х4 які можуть комутируватися двома v1 v2 керуючими (адресними) входами (табл. 2.1).
Таблиця ітинності мультиплексора. Таблиця 2.1
Незаповнені клітини відповідають значенням інформаційних змінних що не впливають на значення вихідного сигналу Y.
Работа мультиплексора описується логічною функцією:
Рис. 2.2. Функциональна схема мультиплексора.
Функція реализована мультиплексором в загальному виді може бути представлена в виді ДДНФ:
Призначення демультиплексорів комутувати в необхідній послідовності сигнали з одного інформаційного входу по декількох виходах. Вибір потрібної вихідної шини як і у мультиплексорі забезпечується встановленням відповідного коду на адресних входах. При m адресних входах демультиплексор може мати до 2m виходів.
Позначення демультиплексора наведене на малюнку 2.3.
Рисунок 2.3. Умовне позначення демультиплексора
Демультиплексор - комбінаційний пристрій з одним інформаційним входом х1 з m керуючими входами (v1 vm) і з n інформаційними виходами (y1 yn) при цьому n=2m.
Основне призначення демультиплексора - розподіл сигналу з лінії по декількох каналах (зворотне мультиплексору).
Таблиця істинності для n=8 й m=3. Таблиця 2.2
де х приймає значення 0 або 1.
Работа демультиплексора описується рівняннями:
Функциональна схема демультиплексора побудованого за рівняннями для n=4 m=2 (рис.2.4).
Рис 2.4 Функціональна схема демультиплексора з 4 виходами.
ЛАБОРАТОРНЕ ЗАВДАННЯ
Зібрати схему заданого мультиплексора або демультиплексора з довільних логічних елементів підключити до зібраних регістрів з лабораторної роботи №5 та порівняти його роботу з аналогічним мультиплексором бібліотеки Electronic Workbench.
Навести табличку істинності зібраних схем.
Показати часову діаграму роботи мультиплексора для вказаного у варіанті числа.
Число перевести у двійкову систему числення і показати у вигляді машинного слова.
У результаті роботи регістра повинні бути задіяні усі 16 біт числа починаючи з 0 послідовно подані на інформаційні входи регістра.
Паралельний 9-ти бітний однофазний регістр на D тригерах (зібраних з елементів АБО) Підключити до 9-ти бітного мультиплексора;
Задане число 1038 10 = 0000 0100 0000 1110
СХЕМА ТА ОДЕРЖАН РЕЗУЛЬТАТИ РОБОТИ
Схема мультиплексора
Схема з використанням бібліотечного мультиплексора
Під час виконання лабораторної роботи я вивчила призначення принципи роботи та будову різних мультиплексорних і демультиплексорних пристроїв та синтез комбінаційних схем на їх основі. Набула практичних навиків при дослідженні роботи мультиплексорів. Я побудувала 9-бітний мультиплексом і порівняла результати з бібліотечним.

Лаба2 (І-НІ).doc

МНСТЕРСТВО ОСВТИ ТА НАУКИ УКРАНИМОЛОД ТА СПОРТУ
НАЦОНАЛЬНИЙ УНВЕРСИТЕТ “ЛЬВВСЬКА ПОЛТЕХНКА”
З лабораторної роботи № 2
Комп’ютерна схемотехніка та архітектура комп’ютерів
Синтез найпростіших логічних операцій
Вивчити елементарні логічні функції одного та двох аргументів та
відповідні їм логічної операції. Набути практичних навиків складання
логічних виразів для них на основі операції кон’юнкції диз’юнкції
КОРОТК ТЕОРЕТИЧН ВДОМОСТ КОМПОНЕНТВ EWB
Функція f(x1x2x3 xn) називається логічною (булевою) якщо вона
також як і її аргументи може приймати тільки два значення - “істина” 1 та
Логічні функції одного та двох аргументів називають елементарними
функціями маючи на увазі що логічні вирази цих функцій містять не більше
однієї логічної операції.
Елементарні логічні бінарні (з двома аргументами) операції
позначаються і мають відповідні назви
(x1 * x2) (x1 & x2) ( кон’юнкція (логічне множення)
(x1 [pic] x2 ) додавання по модулю 2 (виключне або)
(x1[pic] x2) (x1 + x2) диз’юнкція (логічне додавання)
x1~x2 еквівалентності (рівнозначності)
(x1[pic]x2) функція Пірса (функція Вебба)
(x1 x2) ліва імплікація
(x1 x2) функція Шеффера
f0 (x1 x2)= 0 константа 0
f15 (x1 x2)=1 константа 1
[pic] ліва коімплікація
[pic] права коімплікація
[pic] [pic] заперечення інверсія
Любі логічні функції можна представити в виді ДКНФ або ДДНФ за
допомогою відповідних комбінацій трьох основних логічних операцій:
-логічне заперечення (інверсія);
- логічне додавання (диз’юнкція);
-логічне множення (кон’юнкція).
Такий набір елементарних логічних функцій називають функціонально повним
або логічним базисом адже ними можна описати складну логічну операцію.
Більш складніші логічні перетворення можна також звести до зазначених
Відповідність позначень логічних елементів подано в Таблиці:
Логічний конвертор дозволяє виконувати такі перетворення
використовуючи кнопки керування Conversions:
представлення таблиці істинності зібраної з логічних елементів схеми з
числом змінних від 1 до 8 входи (ABCDEFGH) вихід [pic]
представлення логічного виразу (ДДНФ) з таблиці істинності [pic]
представлення таблиці істинності з формули логічного виразу;
представлення схеми в необмеженому логічному базисі з формули;
представлення схеми в логічному базисі 2--Н з формули.
ЛАБОРАТОРНЕ ЗАВДАННЯ
Отримати задані елементарні логічні операції які треба представити
через базисні операції АБО НЕ.
Набрати синтезовану схему в комп’ютерному середовищі Electronics
Workbench та перевірити достовірність одержаних результатів
використавши логічний конвертор.
Таблиця істинності елементарної логічної операції
F(abcd) = a+(a’+b’+c)(a+c+d’)(b’+c’+d)(a’+b’+c)
a b c d A’ B’ C’ D’ A’+B’+C A+C+D’ B’+C’+D f(abcd)
F(abcd) 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1
Схема мінімізованої ДДНФ:
Логічний конвертер із мінімізованою ДДНФ.
Під час виконання цієї лабораторної роботи я вивчила елементарні логічні
функції чотирьох аргументів (abcd) та відповідні їм логічної операції.
Набула практичних навиків складання логічних виразів для них на основі
операції кон’юнкції диз’юнкції заперечення. Правильність виконання своєї
роботи я перевірила побудувавши таблицю істинності за даним мені виразом.
Результат зійшов із результатом у Логічному конвертері.
Контрольні запитання
Які логічні операції відносяться до елементарних ?
Операція логічного додавання (диз'юнкція);
Операція логічного множення (кон'юнкція);
Операція логічного заперечення (інверсія).
Що таке мінтерми або макстерми ?
Мінтерм – це функція n змінних яка дорівнює одиниці тільки на одному
наборі. Мінтерм одержують як кон’юнкцію n змінних що входять до нього у
прямому виді якщо значення даної змінної в наборі Xi = 1 і – із
запереченням якщо Xi = 0.
Макстерм – це функція n змінних яка дорівнює нулю тільки на одному
наборі. Макстерм одержують як диз’юнкцію усіх змінних що входять до нього
у прямому вигляді коли значення Xi = 0 або в інверсному вигляді якщо
Що розуміється під досконалою кон’юктивно нормальною формою або
диз’юнктивно нормальною формою ?
Досконалою диз’юнктивною нормальною формою (ДДНФ) називають ДНФ у якої
кожна елементарна кон’юнкція Kj(j=1 s) – конституанта одиниці.
Досконалою кон’юнктивною нормальною формою (ДКНФ) називають КНФ у якої
кожна елементарна диз’юнкціz Dj(j=1..s) – конституанта нуля.
Які перетворення дозволяє виконувати логічний конвертор?
представлення схеми в логічному базисі 2--Н з формули;
представлення логічного виразу (ДДНФ) з таблиці істинності;
представлення таблиці істинності зібраної з логічних елементів схеми